JPH0216770A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0216770A
JPH0216770A JP16586388A JP16586388A JPH0216770A JP H0216770 A JPH0216770 A JP H0216770A JP 16586388 A JP16586388 A JP 16586388A JP 16586388 A JP16586388 A JP 16586388A JP H0216770 A JPH0216770 A JP H0216770A
Authority
JP
Japan
Prior art keywords
film
electrode
alloy
semiconductor substrate
contact window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16586388A
Other languages
English (en)
Inventor
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16586388A priority Critical patent/JPH0216770A/ja
Publication of JPH0216770A publication Critical patent/JPH0216770A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 銅或いは銅合金からなる電極・配線を有する半導体装置
の改良に関し、 電極・配線に於けるシリコン半導体基板とのコンタクト
界面に於ける熱的安定性が良好であると共に電極コンタ
クト窓側壁から銅或いは銅合金がシリコン半導体基板中
に拡散されないようにすることを目的とし、 シリコン半導体基板を覆い且つ選択的に形成された電極
コンタクト窓をもつ絶縁膜と、該電極コンタクト窓内に
て前記シリコン半導体基板とコンタクトするチタン・シ
リサイド膜と、該チタン・シリサイド膜上に選択成長さ
れて前記電極コンタクト窓を埋めるタングステン膜と、
該タングステン膜とコンタクトし且つ前記絶縁膜上に延
在する銅或いは銅合金からなる電極・配線とを備えてな
るよう構成する。
〔産業上の利用分野〕
本発明は、銅(Cu)或いは銅合金からなる電極・配線
を有する半導体装置の改良に関する。
半導体装置の高集積化が進展するにつれ、サブ・ミクロ
ン領域に於ける電極・配線のエレクトロ・マイグレーシ
ョンが問題になっている。
Cu或いはCu合金からなる電極・配線はエレクトロ・
マイグレーションに対する耐性が高く、しかも、配線抵
抗もアルミニウム(An配線に比較すると約2/3程度
と低いので、次世代の半導体装置に於ける電極・配線材
料として有望視されているのであるが、Cu或いはCu
合金のグレイン・サイズを大きくする為に約800(”
C)程度の高温で熱処理することが行われているが、こ
の際、Cu若しくはCu合金がシリコン半導体基板に拡
散されてpn接合を破壊することが懸念される。Cuは
シリコン中で正孔・電子対発生の核となる為、逆方向電
流を発生し、リーク電流を増加させる原因になり、半導
体装置の特性を劣化させる。
〔従来の技術〕
従来、Cu或いはCu合金からなる電極・配線を用いた
半導体装置に於いては、チタン・ナイトライド(T i
 N)膜を用いてCu或いはCu合金がシリコン半導体
基板に拡散することを防止し、また、シリコン半導体基
板とのコンタクト界面にはチタン(Ti)膜を形成して
コンタクト抵抗の低減を図っている。
〔発明が解決しようとする課題〕
前記したように、TiN膜を用いてCu或いはCu合金
の拡散を防止する場合、スパッタリング法で電極コンタ
クト窓内にTiN膜を形成するが、電極コンタクト窓の
側壁に被着されるTiN膜は薄くなってしまい、そこか
らCu或いはCu合金がシリコン半導体基板中に拡散す
る虞がある。
本発明では、電極・配線に於けるシリコン半導体基板と
のコンタクト界面に於ける熱的安定性が良好であると共
に電極コンタクト窓側壁からCu或いはCu合金がシリ
コン半導体基板中に拡散することがないようにする。
〔課題を解決するための手段〕
本発明に依る半導体装置に於いては、シリコン半導体基
板(例えばシリコン半導体基板1)を覆い且つ選択的に
形成された電極コンタクト窓(電極コンタクト窓3A)
をもつ絶縁膜(例えば絶縁膜3)と、該電極コンタクト
窓内にて前記シリコン半導体基板とコンタクトするチタ
ン・シリサイド膜(例えばT i S i 2膜4′)
と、該チタン・シリサイド股上に選択成長されて前記電
極コンタクト窓を埋めるタングステン膜(例えばW膜5
)と、該タングステン膜とコンタクトし且つ前記絶縁膜
上に延在するCu或いはCu合金からなる電極・配vA
(例えば電極・配線6)とを備えている。
〔作用〕
前記手段を採ることに依り、Cu或いはCu合金からな
る電極・配線膜を形成する際、グレイン・サイズを大き
くする為の高温熱処理を行っても、シリコン半導体基板
に於ける電極コンタクト界面の熱的安定性は充分に維持
され、しかも、電極コンタクト窓の側壁からCu或いは
Cu合金がシリコン半導体基板中に拡散されることは皆
無であると共に表面は平坦化される。従って、その電極
・配線膜で形成した電極・配線のコンタクト抵抗は充分
に低く且つエレクトロ・マイグレーションに対する耐性
が高く、また、pn接合が損なわれことは皆無であり、
リーク電流は低減される。
〔実施例〕
第1図乃至第5図は本発明一実施例を製造する場合につ
いて解説する為の工程要所に於ける半導体装置の要部切
断側面図を表し、以下、これ等の図を参照しつつ説明す
る。
第1図参照 (1)通常の技法を適用することに依り、シリコン半導
体基板1に必要な領域、例えば不純物拡散領域2を形成
し、二酸化シリコン(SiO12)からなる絶縁膜3を
形成する。
(2)通常のフォト・リソグラフィ技術を適用すること
に依り、絶縁膜3を選択的にエツチングして電極コンタ
クト窓3Aを形成する。
(3)  スパッタリング法を適用することに依り、厚
さ例えば700 〔人〕のTi膜4を形成する。
第2図参照 (4)  RTA (rapid  thermal 
 anneal)法を適用することに依り、温度例えば
800 〔℃〕、時間例えば20〔秒〕の熱処理を施し
、シリコン半導体基板1とTi膜4とを反応させてチタ
ン・シリサイド(TiSi2)膜4′を形成する。尚、
シリコンの供給がない部分では、Ti膜4はシリサイド
化されることなく、そのままの状態を維持することは勿
論である。
第3図参照 (5)  エッチャントを例えば過酸化アンモニア水と
する浸漬法を適用することに依り、前記未反応のTi膜
4を除去する。
第4図参照 (6)化学気相成長(chemical  vap。
r  deposition:CVD)法を通用するこ
とに依り、電極コンタクト窓3A内に生成されているT
iSi2膜4′上にタングステン(W)膜5を選択成長
させ、電極コンタクト窓3Aを略完全に埋める。
第5図参照 (7)  スパッタリング法を適用することに依り、厚
き例えば5000 (人〕のCu或いはCu合金膜を形
成する。
[8)Cu或いはCu合金膜に於けるグレイン・サイズ
を大きくする為、温度例えば800(”c)、時間例え
ば30〔分〕の熱処理を行う。
このような高温の熱処理を施しても、さきにTiSi2
膜4′を生成させた際の熱処理温度が800(’C)で
あり、シリコン半導体基板lとのコンタクト界面に於け
る熱的安定性が損なわれることはなく、また、電極コン
タクト窓3A内を埋めているW膜5及びT i S i
 2膜4′でCu或いはCu合金がシリコン半導体基板
1へ拡散するのは完全に阻止される。尚、コンタクト界
面に於ける熱的安定性のみを考慮するのであれば、W膜
5のみでも目的を達成することは可能であるが、それで
はコンタクト抵抗が高いので、TiSi2膜4′を介在
させることで補償している。
(9)通常のフォト・リソグラフィ技術を適用すること
に依り、前記Cu或いはCu合金膜をパタニングして電
極・配線6とする。
〔発明の効果〕
本発明に依る半導体装置に於いては、電極コンタクト窓
をT i S i 2とWで埋め、その上にCu或いは
Cu合金からなる電極・配線を形成している。
前記構成を採ることに依り、Cu或いは・Cu合金から
なる電極・配線膜を形成する際、グレイン・サイズを大
きくする為の高温熱処理を行っても、シリコン半導体基
板に於ける電極コンタクト界面の熱的安定性は充分に維
持され、しかも、電極コンタクト窓の側壁からCu或い
はCu合金がシリコン半導体基板中に拡散されることは
皆無であると共に表面は平坦化される。従って、その電
極・配線膜で形成した電極・配線のコンタクト抵抗は充
分に低く且つエレクトロ・マイグレーションに対する耐
性が高(、また、pn接合が損なわれることは皆無であ
って、リーク電流は低減される。
【図面の簡単な説明】
第1図乃至第5図は本発明一実施例を製造する場合につ
いて解説する為の工程要所に於ける半導体装置の要部切
断側面図を表している。 図に於いて、1はシリコン半導体基板、2は不純物拡散
領域、3は絶縁膜、4はTi膜、4′はT i S i
 2膜、5はW膜、6はCu或いはCu合金からなる電
極・配線をそれぞれ示している。 特許出願人   富士通株式会社 代理人弁理士  相 谷 昭 司

Claims (1)

  1. 【特許請求の範囲】 シリコン半導体基板を覆い且つ選択的に形成された電極
    コンタクト窓をもつ絶縁膜と、 該電極コンタクト窓内にて前記シリコン半導体基板とコ
    ンタクトするチタン・シリサイド膜と、該チタン・シリ
    サイド膜上に選択成長されて前記電極コンタクト窓を埋
    めるタングステン膜と、該タングステン膜とコンタクト
    し且つ前記絶縁膜上に延在する銅或いは銅合金からなる
    電極・配線と を備えてなることを特徴とする半導体装置。
JP16586388A 1988-07-05 1988-07-05 半導体装置 Pending JPH0216770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16586388A JPH0216770A (ja) 1988-07-05 1988-07-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16586388A JPH0216770A (ja) 1988-07-05 1988-07-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH0216770A true JPH0216770A (ja) 1990-01-19

Family

ID=15820420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16586388A Pending JPH0216770A (ja) 1988-07-05 1988-07-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH0216770A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992002046A1 (en) * 1990-07-24 1992-02-06 Seiko Epson Corporation Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992002046A1 (en) * 1990-07-24 1992-02-06 Seiko Epson Corporation Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5656860A (en) Wiring structure for semiconductor device and fabrication method therefor
US4884123A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JP2978748B2 (ja) 半導体装置の製造方法
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4782380A (en) Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US5838051A (en) Tungsten policide contacts for semiconductor devices
US5126283A (en) Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
JPS6173370A (ja) 半導体装置及びその製造方法
JPH05243178A (ja) 半導体集積回路用相互接続体形成方法
JP3540895B2 (ja) 半導体装置の配線形成方法
US6204170B1 (en) Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed
US5639678A (en) Method of making semiconductor device with metal silicide nitride layer and metal silicide
JPH088226B2 (ja) 半導体デバイスの製造方法
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JP3028519B2 (ja) 半導体集積回路の製造方法
JP3211374B2 (ja) 半導体装置及び半導体装置の製造方法
US6225222B1 (en) Diffusion barrier enhancement for sub-micron aluminum-silicon contacts
JPH0216770A (ja) 半導体装置
JP3087692B2 (ja) 半導体装置の製造方法
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0228956A (ja) 半導体集積回路装置
JP2747217B2 (ja) 半導体装置の製造方法
JP3082934B2 (ja) 単結晶アルミニウムを用いた半導体装置及びその製造方法
JP2000164706A (ja) 半導体装置の製造方法