JPH02165725A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH02165725A JPH02165725A JP63320233A JP32023388A JPH02165725A JP H02165725 A JPH02165725 A JP H02165725A JP 63320233 A JP63320233 A JP 63320233A JP 32023388 A JP32023388 A JP 32023388A JP H02165725 A JPH02165725 A JP H02165725A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- data
- circuit device
- circuit devices
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 7
- 229920000747 poly(lactic acid) Polymers 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 2
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は電子回路装置にかかわり、電子回路装置を構成
する複数の集積回路装置間の配線方法に関する。
する複数の集積回路装置間の配線方法に関する。
電子回路装置は設計された電子回路を実現するためには
、複数の集積回路装置を実装基板上に配置し、集積回路
装置の信号端子間を導電線で結線する、又は実装基板上
に導電膜を信号経路として印刷し、前記実装基板上に集
積回路を配置及び接続していた。一方ＰＬＡ （Ｐｒｏ
ｇｒａｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）に代
表されるように集積回路装置内の電子回路自体をソフト
的に任意の回路構成に変更する事を可能とする集積回路
装置により電子回路装置を構成する事で回路変更の簡易
化、実装作業の低減、及び開発期間の短縮化を実現し、
さらに１つの製品内で多数の回路の実現が可能であった
。
、複数の集積回路装置を実装基板上に配置し、集積回路
装置の信号端子間を導電線で結線する、又は実装基板上
に導電膜を信号経路として印刷し、前記実装基板上に集
積回路を配置及び接続していた。一方ＰＬＡ （Ｐｒｏ
ｇｒａｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）に代
表されるように集積回路装置内の電子回路自体をソフト
的に任意の回路構成に変更する事を可能とする集積回路
装置により電子回路装置を構成する事で回路変更の簡易
化、実装作業の低減、及び開発期間の短縮化を実現し、
さらに１つの製品内で多数の回路の実現が可能であった
。
〔発明が解決しようとする課題Ｊ
しかし従来の電子回路装置は１種類の電子回路のみしか
実現出来ず、別の電子回路を実現するためには電子回路
装置を構成している集積回路装置の変更及び各集積回路
装置間の配線も変更する必要がある。又ＰＬＡを使用し
た電子回路装置においてもＰＬＡ内部での回路変更はソ
フト的に可能であるが、ＰＬＡ内部での変更のみあるた
め多くの制限がある。すなわちＰＬＡ間又は、ＰＬＡと
別の集積回路装置において、すでに配線が固定されてい
る場合である。この場合においても電子回路の変更はＰ
ＬＡ内部の変更及び集積回路装置間の変更が必要となる
。
実現出来ず、別の電子回路を実現するためには電子回路
装置を構成している集積回路装置の変更及び各集積回路
装置間の配線も変更する必要がある。又ＰＬＡを使用し
た電子回路装置においてもＰＬＡ内部での回路変更はソ
フト的に可能であるが、ＰＬＡ内部での変更のみあるた
め多くの制限がある。すなわちＰＬＡ間又は、ＰＬＡと
別の集積回路装置において、すでに配線が固定されてい
る場合である。この場合においても電子回路の変更はＰ
ＬＡ内部の変更及び集積回路装置間の変更が必要となる
。
そこで本発明は以上の欠点をなくし、電子回路装置を構
成する集積回路装置間の配線を、スイッチ素子を介して
結線し、スイッチの導通、非導通状態をデータ記憶回路
のデータで制御する事により、集積回路間の配線の変更
を行なわずに電子回路の変更を実現する事を目的とする
。
成する集積回路装置間の配線を、スイッチ素子を介して
結線し、スイッチの導通、非導通状態をデータ記憶回路
のデータで制御する事により、集積回路間の配線の変更
を行なわずに電子回路の変更を実現する事を目的とする
。
【課題を解決するための手段１
本発明の電子回路装置は、複数の集積回路装置と前記集
積回路装置間を結線する事により任意の動作機能を有す
る電子回路装置において、前記集積回路装置間の１部又
は全ての結線情報を有する信号端子間を結線し、且つ前
記データ記憶回路に記憶されている情報により導通状態
及び非導通状態を選択可能なスイッチ素子を有する事を
特徴とする。
積回路装置間を結線する事により任意の動作機能を有す
る電子回路装置において、前記集積回路装置間の１部又
は全ての結線情報を有する信号端子間を結線し、且つ前
記データ記憶回路に記憶されている情報により導通状態
及び非導通状態を選択可能なスイッチ素子を有する事を
特徴とする。
【作 用］
このように電子回路装置を構成する集積回路装置間の結
線をスイッチ素子を介して行なう事により、データ記憶
回路内のデータを変更するだけで、集積回路装置の任意
の端子間の配線を別の端子との配線に変更する事が可能
となる。
線をスイッチ素子を介して行なう事により、データ記憶
回路内のデータを変更するだけで、集積回路装置の任意
の端子間の配線を別の端子との配線に変更する事が可能
となる。
〔実 施 例１
以下本発明の集積回路装置の一実施例を示す。
第１図は本発明の概略図の一例である。ｌ及び２は集積
回路装置であり、前記集積回路装置の信号線３はスイッ
チ素子部４を介し各集積回路装置と結線されている。又
スイッチ素子部４はデータバス５を介しデータ記憶回路
６より結線情報を入力する。
回路装置であり、前記集積回路装置の信号線３はスイッ
チ素子部４を介し各集積回路装置と結線されている。又
スイッチ素子部４はデータバス５を介しデータ記憶回路
６より結線情報を入力する。
第２図はスイッチ素子部２のブロック図の１例であり、
■及び２の集積回路装置の信号線は端子７を介して本ス
イッチ素子回路に接続され入出力制御ブロック８を介し
スイッチ配列ブロック１０に接続される。又入出力制御
ブロック及びスイッチ配列ブロックの状態はデータバス
５を介して入力されるデータ記憶回路内のデータにより
決定される。
■及び２の集積回路装置の信号線は端子７を介して本ス
イッチ素子回路に接続され入出力制御ブロック８を介し
スイッチ配列ブロック１０に接続される。又入出力制御
ブロック及びスイッチ配列ブロックの状態はデータバス
５を介して入力されるデータ記憶回路内のデータにより
決定される。
第３図はスイッチ配列ブロックｌＯをＣＭＯＳトランジ
スタで構成した一例である。１１．１２．１３は第２図
における入出力制御ブロックとスイッチ配列ブロック間
における信号伝達ライン９に対応する。
スタで構成した一例である。１１．１２．１３は第２図
における入出力制御ブロックとスイッチ配列ブロック間
における信号伝達ライン９に対応する。
信号ライン１１及び信号ライン１３をスイッチ素子１５
を導通状態にする事によりｌｌに与えられた信号ライン
は１３に出力され又、スイッチ素子１４を導通状態、ス
イッチ素子１５を非導通状態にする事により信号ライン
１１の信号は信号ライン１２に出力される事になり１回
路の結線が変更されたことになる。
を導通状態にする事によりｌｌに与えられた信号ライン
は１３に出力され又、スイッチ素子１４を導通状態、ス
イッチ素子１５を非導通状態にする事により信号ライン
１１の信号は信号ライン１２に出力される事になり１回
路の結線が変更されたことになる。
第４図に入出力回路ブロックの回路例を示す。
端子１６はスイッチ配列ブロックｌＯへ、端子１７は端
子７、信号！ｌｉ！３を介して集積回路装置ｌ、２に配
線される。データバス５は１７、及び１６の入出力関係
を切り換＾るための信号を提供する。
子７、信号！ｌｉ！３を介して集積回路装置ｌ、２に配
線される。データバス５は１７、及び１６の入出力関係
を切り換＾るための信号を提供する。
第１図のデータ記憶回路６は結線情報データを外部から
伝達するためのデータバス及び前記データを設定するた
めの書き込み制御信号、設定データを読み出すための読
み出し制御信号等の制御信号、データ記憶回路６内の複
数の記憶素子の中から特定の記憶素子に前記データを設
定するために必要なアドレスデータを入力するためのア
ドレスバスを有する事によりデータ記憶回路６へのデー
タの設定は容易となる。
伝達するためのデータバス及び前記データを設定するた
めの書き込み制御信号、設定データを読み出すための読
み出し制御信号等の制御信号、データ記憶回路６内の複
数の記憶素子の中から特定の記憶素子に前記データを設
定するために必要なアドレスデータを入力するためのア
ドレスバスを有する事によりデータ記憶回路６へのデー
タの設定は容易となる。
又はデータ記憶回路６に結線情報データを外部から伝達
するためのデータバス及び書き込み制御信号、読出し制
御信号を有し、データをシリアルに伝達する事により回
路を簡単にする事も出来る。
するためのデータバス及び書き込み制御信号、読出し制
御信号を有し、データをシリアルに伝達する事により回
路を簡単にする事も出来る。
複数の集積回路装置を効果的に結線するためには複数の
スイッチ素子部２を複数の集積回路装置に結線するばか
りではなく、さらにスイッチ素子部間を結線する事が効
果的である。
スイッチ素子部２を複数の集積回路装置に結線するばか
りではなく、さらにスイッチ素子部間を結線する事が効
果的である。
【発明の効果１
本発明は、電子回路装置の集積回路装置間の結線をスイ
ッチ素子を介して結線し、スイッチの導通状態及び非導
通状態はデータ記憶回路に記憶されたデータにより決定
される構成とする事により、記憶回路上のデータを変更
するだけで集積回路装置間の結線が変更出来、容易に電
子回路装置の動作機能を変更する事が可能である。
ッチ素子を介して結線し、スイッチの導通状態及び非導
通状態はデータ記憶回路に記憶されたデータにより決定
される構成とする事により、記憶回路上のデータを変更
するだけで集積回路装置間の結線が変更出来、容易に電
子回路装置の動作機能を変更する事が可能である。
第１図は本発明の実施例を示すブロック図、第２図はス
イッチ素子部の実施例を示すブロック図、第３図はスイ
ッチ素子配列部の回路の実施例を示す図、第４図は入出
力回路ブロックの実施例を示す回路図。 ６ ・ ・ ・ ・ ・ ７ ・ ・ ・ ・ ・ ８ ・ ・ ・ ・ ・ ９、 ｌ １ 、１ １ Ｏ・ ・ ・ ・ １４．１５ ・ データ記憶回路 外部接続端子 入出力制御ブロック ２．１３．１６．１７ 信号伝達ライン スイッチ素子配列ブロック スイッチ素子 以 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）ｌ、２・・
・集積回路装置 ３・・・・・集積回路装置の入出力信号線４・・・・・
スイッチ素子部 ５・・・・・データバス 第１図 第２Ｎ
イッチ素子部の実施例を示すブロック図、第３図はスイ
ッチ素子配列部の回路の実施例を示す図、第４図は入出
力回路ブロックの実施例を示す回路図。 ６ ・ ・ ・ ・ ・ ７ ・ ・ ・ ・ ・ ８ ・ ・ ・ ・ ・ ９、 ｌ １ 、１ １ Ｏ・ ・ ・ ・ １４．１５ ・ データ記憶回路 外部接続端子 入出力制御ブロック ２．１３．１６．１７ 信号伝達ライン スイッチ素子配列ブロック スイッチ素子 以 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）ｌ、２・・
・集積回路装置 ３・・・・・集積回路装置の入出力信号線４・・・・・
スイッチ素子部 ５・・・・・データバス 第１図 第２Ｎ
Claims (1)
- 複数の集積回路装置と前記集積回路装置間を結線する事
により任意の動作機能を有する電子回路装置において、
前記集積回路装置間の１部又は全ての結線情報を有する
データ記憶回路と、前記集積回路装置が有する信号端子
間を結線し、且つ前記データ記憶回路に記憶されている
情報により導通状態及び非導通状態を選択可能なスイッ
チ素子を有することを特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320233A JPH02165725A (ja) | 1988-12-19 | 1988-12-19 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63320233A JPH02165725A (ja) | 1988-12-19 | 1988-12-19 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165725A true JPH02165725A (ja) | 1990-06-26 |
Family
ID=18119210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63320233A Pending JPH02165725A (ja) | 1988-12-19 | 1988-12-19 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02165725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07159498A (ja) * | 1992-07-29 | 1995-06-23 | Xilinx Inc | 構成制御システム、構成制御ユニット、ｆｐｇａを構成する方法、及び接続ライン上に存在するデータを受け取る方法 |
-
1988
- 1988-12-19 JP JP63320233A patent/JPH02165725A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07159498A (ja) * | 1992-07-29 | 1995-06-23 | Xilinx Inc | 構成制御システム、構成制御ユニット、ｆｐｇａを構成する方法、及び接続ライン上に存在するデータを受け取る方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179540A (en) | Programmable chip enable logic function | |
| US5625780A (en) | Programmable backplane for buffering and routing bi-directional signals between terminals of printed circuit boards | |
| EP0461798B1 (en) | Configurable interconnect structure | |
| EP0789950B1 (en) | Apparatus for programmable circuit and signal switching | |
| US4796294A (en) | Electronic telephone exchange and method of connecting ports of the exchange | |
| KR890015118A (ko) | 디지탈 신호 처리 프로세서 | |
| US6725316B1 (en) | Method and apparatus for combining architectures with logic option | |
| JPS6364088B2 (ja) | ||
| KR960042413A (ko) | 데이터 처리 시스템 | |
| JPH02165725A (ja) | 電子回路装置 | |
| JPS62291219A (ja) | プログラム可能な回路装置 | |
| US4985650A (en) | Programmable logic circuit having bidirectional data lines | |
| KR0135593B1 (ko) | 마이크로 콤퓨터 | |
| JPH1140913A (ja) | 階層構造を有するプリント基板 | |
| JPH04146664A (ja) | 集積回路 | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| JP2569765B2 (ja) | 信号処理集積回路装置 | |
| KR0158020B1 (ko) | 유니버설 기능 에뮬레이션 시스템 | |
| JPH01225388A (ja) | プリント配線基板の回路 | |
| JPH10313091A (ja) | 半導体装置 | |
| JPH05241698A (ja) | 入出力ポートの制御方式 | |
| JPS6315620B2 (ja) | ||
| JPH0555908A (ja) | 半導体装置 | |
| JPS6072318A (ja) | 論理ｌｓｉ | |
| JPH09198111A (ja) | 入出力装置 |