JPH02165472A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、再生時において、記録媒体から再生された
再生ディジタル信号から再生クロック信号を生成するＰ
ＬＬ回路に関するものである。

〔従来の技術〕

近年、　ＣＤ　（コンパクトディスク）やＤＡＴ（ディ
ジタルオーディオテープレコーダ）に見られるようにア
ナログ信号をディジタル信号に変換して記録再生する装
置が普及し始めている。

ディジタルで記録された信号を再生する場合には、再生
ディジタル信号に同期した再生クロック信号を生成する
回路が必要である。この回路としては、一般にＰＬＬ　
（フェーズロックドループ）回路が用いられる。

以下、従来のＰＬＬ回路について説明する。第２図は従
来のＰＬＬ回路の構成を示すブロック図である。第２図
において、１は位相比較回路、２は電圧制御発振回路（
ｖＣＯ回路）、４は可変抵抗器である。

以上のように構成されたＰＬＬ回路について、以下にそ
の動作を説明する。記録媒体から再生された再生ディジ
タル信号は、位相比較回路ｌに入力される。位相比較回
路ｌには、電圧制御発振回路２からの再生クロック信号
も入力されており、両者の位相比較を行った比較結果が
電圧制御発振回路２に対して出力される。′ｇＬ圧制御
発振回路２では、位相比較回路１からの入力レベルに追
従して発振周波数を微少変化させることにより、再生デ
ィジタル信号と同期した再生クロック信号を出力する。

この場合、電圧制御発振回路２には、位相比較回路１の
出力信号が入力される他に、可変抵抗器４から一定レベ
ルの電圧が入力されており、このレベルにより電圧制御
発振回路２の発振周波数が決定され、この発振周波数を
基準として位相比較回８１からの入力レベルに応じて周
波数を微少変化させることになる。

実際の使用時においては、再生ディジタル信号から生成
すべき再生クロック信号の周波数を可変抵抗器４の出力
電圧レベルにより設定し、再生ディジタル信号のジッタ
等による周波数変動を位相比較回路１からの入力レベル
でコントロールすることにより、再生ディジタル信号に
同期した再生クロック信号を生成している。

〔発明が解決しようとする課題〕

しかしながら、上記の従来の構成では、記録媒体の再生
速度を変化させて再生した場合、再生ディジタル信号の
周波数も同様に変化するため、ＰＬＬ回路の追従範囲を
超える結果となり、再生ディジタル信号に同期した再生
クロック信号を生成できなくなるという欠点を有してい
た。

したがって、この発明の目的は、記録媒体を可変速再生
した場合でも、常に再生ディジタル信号に同期した再生
クロック信号を生成することができるＰＬＬ回路を提供
することである。

（ｆｆ４１を解決するための手段〕 この発明のＰＬＬ回路は、ディジタル速度情報信号をア
ナログ速度信号に変換するディジタル・アナログ変換回
路を設け、このディジタル・アナログ変換回路から出力
されるアナログ速度信号を電圧制御発振回路に入力する
ことにより、電圧制御発振回路からアナログ速度信号、
すなわち記録媒体の再生速度に対応した周波数の再生ク
ロック信号を発生させる構成にしている。そして、記録
媒体から再生された再生ディジタル信号と電圧制御発振
回路から出力される再生クロック信号とを位相比較回路
で位相比較し、比較結果に応じて電圧制御発振回路の発
振周波数を制御することにより再生クロック信号を再生
ディジタル信号に同期させるようにしている。

〔作　　　用〕

この発明の構成によれば、ディジタル速度情報信号をデ
ィジタル・アナログ変換回路に入力することにより、記
録媒体の再生速度の変化に合わせて電圧制御発振回路の
発振周波数を変化させることができ、記録媒体の再生速
度変化があっても、制？１の追従範囲から外れることが
なく常に再生ディジタル信号に同期した再生クロック信
号を生成することができる。

（実　施　例〕 この発明の一実施例を図面を参照しながら説明する。第
１図において、１は位相比較回路、２は電圧制御発振回
路で、これらは従来例と同じである。３はディジタル・
アナログ変換回路である。

以上のように構成されたＰＬＬ回路について、以下にそ
の動作を説明する。記録媒体から再生された再生ディジ
タル信号は、位相比較回路ｌに入力される０位相比較回
路ｌには、電圧制御発振回路２からの再生クロック信号
も入力されており、両者の位相比較を行った比較結果が
電圧制御発振回路２に対して出力される。’ｉ電圧制御
発振回路では、位相比較回路１からの入力レベルに追従
して発振周波数を微少変化させることにより、再生ディ
ジタル信号と同期した再生クロック信号を出力する。

この場合、電圧制御発振回路２には、位相比較回路１の
出力信号が入力される他に、ディジタル・アナログ変換
回路３の出力１３号が入力されており、この入力レベル
により発振周波数が決定され、この発振周波数を基準と
して位相比較回路１からの入力レベルに応じて周波数を
微少変化させることになる。

ディジタル・アナログ変換回路３には、記録媒体の再生
速度を示すディジタル速度情報信号が入力されており、
このディジタル速度情報信号に対応した電圧レベルのア
ナログ速度信号がディジタル・アナログ変換回路３から
出力される。したがって、記録媒体の再生速度の変化に
対応して電圧制御発振回路２の発振周波数を制′４ｎで
きることになる。

したがって、電圧制御発振回路２において、記録媒体の
再生速度に対応した再生クロック信号の周波数をディジ
タル・アナログ変換回路３からの人力で設定し、再生デ
ィジタル信号のジッタ等による周波数変動を位相比較回
路１からの入力レベルでコントロールすれば、再生ディ
ジタル信号に同期した再生クロック信号を生成すること
ができ、再生速度が変化しても常に最適な状態（制御の
追従範囲から外れない状Ｌｉ）でＰＬＬ回路を動作させ
ることが可能となる。

〔発明の効果〕

この発明のＰＬＬ回路によれば、ディジタル速度情報信
号を入力するディジタル・アナログ変換回路を設け、こ
のディジタル・アナログ変換回路から出力されるアナロ
グ速度信号を電圧制御発振回路に入力するという非常に
ｒｆＩ車な構成で、記録媒体の可変速再生時にも再生デ
ィジタル信号に常に同期した再生クロック信号を生成す
ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のＰＬＬ回路の構成を示す
ブロック図、第２図はＰＬＬ回路の従来例の構成を示す
ブロック図である。 １・・・位相比較回路、２・・・電圧制御発振回路、３
・・・ディジタル・アナログ変換回路

Claims (1)

【特許請求の範囲】
1. 記録媒体の再生速度を示すディジタル速度情報信号をア
   ナログ速度信号に変換するディジタル・アナログ変換回
   路と、このディジタル・アナログ変換回路から出力され
   るアナログ速度信号に対応した周波数の再生クロック信
   号を発生する電圧制御発振回路と、前記記録媒体から再
   生された再生ディジタル信号と前記電圧制御発振回路か
   ら出力される再生クロック信号との位相比較を行い比較
   結果に応じて前記電圧制御発振回路の発振周波数を制御
   することにより前記再生クロック信号を前記再生ディジ
   タル信号に同期させる位相比較回路とを備えたＰＬＬ回
   路。