JPH02165309A

JPH02165309A - マイクロコンピュータの入出力回路

Info

Publication number: JPH02165309A
Application number: JP63321079A
Authority: JP
Inventors: Junichiro Tabuchi; 田渕　潤一郎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-12-20
Filing date: 1988-12-20
Publication date: 1990-06-26
Anticipated expiration: 2012-07-02
Also published as: JP2627331B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、マイクロコンピュータの入出力回路に関する
。

（ロ）従来の技術マイクロコンピュータの入出力端子において、マイクロ
コンピュータが、リセット時にデータを読み込むことに
より内部の設定を行うため、常にＨレベル、或いはＬレ
ベルに保持される端子がある。しかし、入出力端子数は
限られており、これらを効率よく用いるために、リセッ
ト時に読み込んだデータを、マイクロコンピュータ内部
のＲＡＭに記憶させた後は、読み込みに用いた端子を出
力端子として使用することが行われている。

例えば、実開昭６１−９３０７３号公報（ＨＯ４Ｎ５／
４４）には、複数の映像信号が夫々入力される複数の映
像入力端子を備え、入力される複数の映像信号から１つ
の映像信号を選択し、画像表示装置へ導出する切替回路
と、該切替回路を切替制御するマイクロコンピュータと
を備えるテレビジョン受像装置において、切替回路と、
マイクロコンピュータの入出力ポートとの間に選択信号
処理回路を介挿し、電源投入時にのみ入出力ボートを入
力ポートに設定し、以後は、出力ポートとして使用する
構成が示されている。

第３図は、上記従来技術を示す図であり、電源投入時に
は、選択信号処理回路（６１）は、マイクロコンピュー
タ（６２）の入出力ボート（６３）に対して、切替回路
（６４）の何れの映像入力端子（８１）（８２）（８３
）（８４）（８５）が使用されるか等に関するデータを
供給する。該データは、スイッチ（７１）（７２）（７
３）（７４）（７５）の接続、非接続により設定され、
入出力ボート（６３）には、接続状態にある場合には、
Ｌレベルが、非接続状態にある場合には、Ｈレベルが供
給される。マイクロコンピュータ（６２）は、供給され
るデータをＲＡＭ（６６）に記憶する。上記動作が終了
した後は、入出カポ−）　（６３）は出力ポートに設定
される。画像表示装置（６７）に供給される映像信号を
選択的に切替えるため、切替キー（６８）を操作すると
、マイクロコンピュータ（６２）は、ＲＡ　Ｍ　（６６
）に記憶されているデータを参照することにより、切替
回路（６４）が、映像信号の入力されていない映像入力
端子（８３）（８４）（８５）を選択することなく、映
像入力端子（８１）（８２）の何れかを選択する様に切
替制御を行う。この時、例えば映像入力端子（８１）を
選択する場合には、選択信号（Ｃ，）　　（、Ｃ１）は
それぞれＨレベル、Ｌレベルに設定され、また、映像入
力端子（８２）を選択する場合には、選択信号（Ｃ，）
（Ｃ，）はそれぞれＬレベルＨレベルに設定される。

上記構成によれば、マイクロコンピュータ（６２）に対
して、切替回路（６４）の何れの映像入力端子（８１）
・・・（８５）が使用されるか等に関するデータを供給
するための専用のボートを設ける必要がなく、入出力ボ
ートを有効に利用できるという効果がある。

（ハ）発明が解決しようとする課題しかし、上記従来技術では、リセット時にマイクロコン
ピュータ（６２）に供給されるデータは、スイフチ（７
１）・・・（７５）の接続、非接続により設定する構成
となっており、非接続となっているスイッチ（７３）（
７４）（７５）に対応する入出力ボートは、出力ポート
として使用することができず、入出力ボートを充分有効
に利用する構成とはなっていない。

本発明は、マイクロコンピュータの入出力ボートを、リ
セット時には入力ポートとして使用し、以後は、先に入
力ポートとして使用した入出力ボートを、全て出力ポー
トとして使用することが可能なマイクロコンピュータの
入出力回路を提供することを目的とする。

（ニ）課題を解決するための手段本発明は、複数の入出力端子及び記憶手段とを備えるマ
イクロコンピュータと、前記複数の入出力端子の中で、
所定の入出力端子を各々プルアップ或いはプルダウンす
るローインピーダンスの抵抗とより構成され、前記マイ
クロコンピュータは、リセット時に、前記プルアップ或
いはプルダウンに応じて、Ｈレベル或いはＬレベルを前
記所定の入出力端子より入力され、該レベルを前記記憶
手段に記憶せしめた後は、前記所定の入出力端子を、外
部にデータを出力するための端子として利用する構成と
することを特徴とする。

（ホ）作用本発明は以上の様に構成されているので、前記入出力端
子は、リセット時にＨレベル或いはＬレベルを、マイク
ロコンピュータ内部に入力するために用いられた後は、
外部にデータを出力するための端子として利用される。

（へ）実施例以下図面に従い、本発明の実施例について説明する。

第１図は第１実施例のプロ・ンク図である。図において
（１）はマイクロコンピュータ、（２）はマイクロコン
ピュータ（１）により制御される制御対象である。マイ
クロコンピュータ（１）は、入出力ボートを内部に備え
ており、入出力ボートは、端子（８）（９）（１０）（
１１）（１２）に接続されている。（３）（４）（５）
（６）（７）は、マイクロコンピュータ（１）の入出力
端子（８）・・・（１２）と制御対象（２）とを接続す
る信号線であり、夫々、抵抗（１３）（１４，）（１５
）（１６）（１７）によりプルアップ或いはプルダウン
されている。よって、入出力端子（８）・・・（１２）
が抵抗（１３）・・・（１７）によりプルアップ或いは
プルダウンされることになる。本実施例では、抵抗（１
３）・・・（１７）のインピーダンス（Ｚｌ）はＩＯＫ
Ω程度であり、また、制御対象（２）の入力インピーダ
ンス（Ｚ、）はハイインピーダンス（ＩＭΩ以上）とな
っている。（即ちＺｌ＞Ｚｌ）上記構成において、マイクロコンピュータ（１）のリセ
ット時には、入出力ボートは入力ボートに設定される。

入出力ボートの入力インピーダンス（Ｚ、）は、抵抗（
１３）・・・（１７）に比較してハイインピーダンスと
なり（即ちＺ３）Ｚｌ）、また、制御対象（２）の入力
インピーダンス（Ｚｌ）は、前述した様にハイインピー
ダンスに設定されているため、抵抗（１３）・・・（１
７）のプルアップ或いはプルダウンに応じて、Ｈレベル
或いはＬレベルのデータが、マイクロコンピュータに入
力される。

マイクロコンピュータ（１）は、入力されるデータを、
ＲＡＭ（記憶手段）に記憶する。本実施例では、各入出
力端子（８）・・・（１２）より各々、ＨｌＬ、Ｌ、Ｈ
，Ｈレベルのデータがマイクロコンピュータ（１）に入
力され、入力されるデータは、ＲＡＭの５ビツトの領域
において記憶される構成となっている。

尚、本実施例においては、制御対象（２）は、リセット
時に信号線（３）・・・（７）より入力されるデータに
より制御されることはないが、抵抗（１３）・・・（１
７）のプルアップ或いはプルダウンに応じて、Ｈレベル
或いはＬレベルに設定されるデータを、マイクロコンピ
ュータ（１）と同様、リセット時に取り込み、これを利
用する構成としてもよい。

以上の様にして、ＲＡＭにデータが記憶されると、入出
力ボートは、入力ボートから出力ボートに設定が変更さ
れる。入出力ボートの出力インピーダンス（Ｚ４）は、
抵抗（１３）・・・（１７）に比較してローインピーダ
ンスとなり（即ちＺ　、（Ｚ　、）また、制御対象（２
）の入力インピーダンスは、前述した様にハイインピー
ダンスに設定されているため、抵抗（１３）・・・（１
７）によるプルアップ或いはプルダウンに影響されるこ
となく、マイクロコンピュータ（１）から導出されるデ
ータが制御対象（２）に供給され、制御対象（２）の制
御が行われる。

尚、リセット時にＲＡＭ内に記憶される前述したデータ
は、例えば、マイクロコンピュータ（１）がＶＴＲ（ビ
デオテープレコーダ）に搭載されている場合に、ＮＴＳ
Ｃ或いはＰＡＬ等に対応してプログラムの設定を行う場
合等に外部より与えるデータ等であり、リセット後、Ｒ
ＡＭ内に一度記憶された後は変更されることはない。ま
た、マイクロコンピュータ（１）は、必要に応じて、Ｒ
ＡＭ内に記憶されているデータを参照し、処理を行つ。

次に、第２実施例について説明する。

第２実施例は、本発明を、ＶＴＲに搭載されるマイクロ
コンピュータに採用するものであり、また、マイクロコ
ンピュータにより制御される制御対象は、ＡＴＦ−ＩＣ
である。

第２図は、第２実施例のブロック図である。図において
（２１）はマイクロコンピュータであり、入出力ボート
（４１）、ＣＰ　Ｕ　（４２）、ＲＡＭ（記憶手段）　
（４３）、ＲＯＭ（４４）等を備えている。（２２）は
、マイクロコンピュータ（２１）により制御されるＡＴ
Ｆ−ＩＣである。（２３）（２４）（２５）（２６）（
２７）は、マイクロコンピュータ（２１）の入出力ボー
ト（４１）とＡＴＦ　−Ｉ　Ｃ（２２）の入力ボート（
４５）とを接続する信号線であり、夫々、抵抗（３３）
（３４）（３５）（３６）（３７）によりプルアップ或
いはプルダウンされている。よって、入出力端子（２８
）（２９）（３０）（３１）（３２）が抵抗（３３）・
・・（３７）によりプルアップ或いはプルダウンされる
ことになる。本実施例では、抵抗（３３）・・・（３７
）のインピーダンス（Ｚ、ｌ）はＩＯＫΩ程度であり、
また、ＡＴＦ・ＩＣ（２２）の入力ボート（４５）の入
力インピーダンス（Ｚ１□）はハイインピーダンス（Ｉ
ＭΩ以上）となっている。（即ちＺｌｔ＞Ｚ＋＋）以下
に、マイクロコンピュータのリセット時における動作に
ついて説明する。リセット信号が、リセット端子（４６
）に入力されると、マイクロコンピュータ（２１）がリ
セットされ、ＣＰ　Ｕ　（４２）は、ＲＯＭ（４４）に
記憶されているプログラムに従い、処理を開始する。リ
セット後のＣＰ　Ｕ　（４２）による処理に従い、入出
力ボート（４１）は、入力ボートに設定される。入出カ
ポ−）（４１）の入力インピーダンス（Ｚ、）は、抵抗
（３３）・・・（３７）に比較して／’％イインピーダ
ンスとなり（即ちＺ、３＞Ｚ、、）　、また、ＡＴＦ・
ＩＣ（２２）の入力ボート（４５）の入力インピーダン
ス（Ｚｌｌ）は、前述した様にハイインピーダンスに設
定されているため、抵抗（３３）・・・（３７）のプル
アップ或いはプルダウンに応じて、Ｈレベル或いはＬレ
ベルのデータが入出カポ−）（４１）に入力される。本
実施例においては、各入出力端子（２８）（２９）（３
０）（３１）（３２）には、各々、Ｈ，ＨｌＬ、　）！
、　　Ｌのデータが入力され、入力されるデータは、Ｒ
ＡＭ（４３）の所定の領域に記憶される。

尚、各入出力端子（２８）・・・（３２）に入力される
プーリ、本実施例では、デジメモは２色表示、スイル・
スローは３ヘッド方式、ＳＰ／ＬＰの判別は行わない、
ＮＴＳＣ方式、ＵＳ仕様に設定される。

また、リセット時にＲＡ　Ｍ　（４，３）の所定の領域
に記憶されるデータは、以後変更されることはなく、Ｃ
Ｐ　Ｕ　（４２）は、必要に応じて該データを参照し、
処理を行う。

以上の様にして、ＲＡ　Ｍ　（４３）にデータが記憶さ
れると、ＣＰ　Ｕ　（４２）は、入出力ボート（４１）
を出力ボートに設定する。入出力ボート（４１）の出力
インピーダンス（Ｚ、、）は、抵抗（３３）・・・（３
７）に比較してローインピーダンスとなり（即ち２＋、
＜＜２゜１）、また、ＡＴＦ・ＩＣ（２２）の入力ボー
ト（４５）の入力インピーダンス（Ｚｌ、）は、前述し
た様にハイインピーダンスに設定されているため、抵抗
（３３）・・・（３７）によるプルアップ或いはプルダ
ウンに影響されることなく、マイクロコンピュータ（２
１）の入出力ボート（４１）から導出されるデータがＡ
ＴＦ・Ｉ　Ｃ（２２）に供給されもＡＴＦ　−Ｉ　Ｃ（
２２）の制御が行われる。

入出力ボート（４７）は、ＡＴＦ　−Ｉ　Ｃ（２２）以
外の制御対象にデータを供給したり、或いは、ＡＴＦ・
ＩＣ（２２）の制御に必要なＲ−Ｆスインチパルスを入
力される場合等に使用されるものである。

尚、ＡＴＦ　−Ｉ　Ｃ（２２）は３　ｍＶ　Ｔ　Ｒ等に
搭載されており、ＡＴ　Ｆ　−Ｉ　Ｃ（２２）及びその
周辺の回路の動作については周知であるが、以下に簡単
に説明する。

８ｍＶＴＲ等のトラッキングにおいては、キャプスタン
位相サーボの制御信号として、４つのパイロット信号を
、隣接トラック間の周波数差が約１６ＫＨｚ又は約４７
ＫＨｚとなる様に、順次各トラックにビデオ信号と周波
数多重記録し、再生時に、両隣接トラックのパイロット
信号のもれを検出し、それぞれのもれ強度が同じになる
様にキャプスタン位相サーボをかける構成となっている
。

プログラマブル分周器（５１）は、発振器（５２）より
導出される信号を、マイクロコンピュータ（２１）より
供給される２ビツトの信号に基づき分周し、リファレン
スパイロット信号を形成導出する。磁気テープより再生
されるパイロット信号は、ＲＥＦパイロット信号により
平衡変調され、Ｂ　Ｐ　Ｆ　（５３）（５４）、検波回
路（５５）（５６）により、両隣接トラックからのクロ
ストーク成分とリファレンスパイロット信号とのビート
成分（１６ＫＨｚ及び４７ＫＨ２）のピークが検波され
る。差動アンプ（５７）は、両横波出力の差をとり、そ
の出力は、Ｓ−８回路（５８）（５９）によりサンプリ
ングホールドされ、各々ＡＴＦエラー信号、ＡＴＦロッ
ク信号として導出される。Ｓ−８回路（５８）（５９）
各々におけるサンプリングホールドのタイミングは、マ
イクロコンピュータより導出されるＴＳＡ信号、ＴＳＢ
信号によりとられている。ＡＴＦエラー信号は、キャプ
スタンモータ（６０）の位相制御に利用され、また、Ａ
ＴＦロック信号は、間欠スローコントロール等に利用さ
れる。

（ト）発明の効果以上に述べた様に、本発明によれば、電源投入後、或い
はリセット後に変化することのないデータを外部よりマ
イクロコンピュータに入力する場合に、マイクロコンピ
ュータの入出力ボートの中で、この様なデータを入力す
るための専用の入出力ボートを設ける必要がなく、入出
力ボート及び入出力ボートに接続される入出力端子を有
効に利用することができ、その効果は大である。

【図面の簡単な説明】

第１図は、第１実施例のブロック図、第２図は第２実施
例のブロック図、第３図は、従来のテレビジョン受像装
置に係るブロック図である。（１）（２１）・・・マイクロコンピュータ、（８）（
９）（１０）（１１）（１２）（２８）（２９）（３０
）（３１）（３２）・・・入出力端子（１３）（１４）
（１５）（１６）（１７）（３３）（３４）（３５）（
３６）（３７）・・・抵抗、（４３）・・・ＲＡＭ　（
記憶手段）。

Claims

【特許請求の範囲】

（１）複数の入出力端子、及び記憶手段とを備えるマイ
クロコンピュータと、前記複数の入出力端子の中で、所
定の入出力端子を各々プルアップ或いはプルダウンする
ローインピーダンスの抵抗とより構成され、前記マイクロコンピュータは、リセット時に、前記プル
アップ或いはプルダウンに応じて、Ｈレベル或いはＬレ
ベルを前記所定の入出力端子より入力され、該レベルを
前記記憶手段に記憶せしめた後は、前記所定の入出力端
子を、外部にデータを出力するための端子として利用す
る構成とすることを特徴とするマイクロコンピュータの
入出力回路。