JPH02165309A - マイクロコンピュータの入出力回路 - Google Patents
マイクロコンピュータの入出力回路Info
- Publication number
- JPH02165309A JPH02165309A JP63321079A JP32107988A JPH02165309A JP H02165309 A JPH02165309 A JP H02165309A JP 63321079 A JP63321079 A JP 63321079A JP 32107988 A JP32107988 A JP 32107988A JP H02165309 A JPH02165309 A JP H02165309A
- Authority
- JP
- Japan
- Prior art keywords
- input
- microcomputer
- output
- ports
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、マイクロコンピュータの入出力回路に関する
。
。
(ロ)従来の技術
マイクロコンピュータの入出力端子において、マイクロ
コンピュータが、リセット時にデータを読み込むことに
より内部の設定を行うため、常にHレベル、或いはLレ
ベルに保持される端子がある。しかし、入出力端子数は
限られており、これらを効率よく用いるために、リセッ
ト時に読み込んだデータを、マイクロコンピュータ内部
のRAMに記憶させた後は、読み込みに用いた端子を出
力端子として使用することが行われている。
コンピュータが、リセット時にデータを読み込むことに
より内部の設定を行うため、常にHレベル、或いはLレ
ベルに保持される端子がある。しかし、入出力端子数は
限られており、これらを効率よく用いるために、リセッ
ト時に読み込んだデータを、マイクロコンピュータ内部
のRAMに記憶させた後は、読み込みに用いた端子を出
力端子として使用することが行われている。
例えば、実開昭61−93073号公報(HO4N5/
44)には、複数の映像信号が夫々入力される複数の映
像入力端子を備え、入力される複数の映像信号から1つ
の映像信号を選択し、画像表示装置へ導出する切替回路
と、該切替回路を切替制御するマイクロコンピュータと
を備えるテレビジョン受像装置において、切替回路と、
マイクロコンピュータの入出力ポートとの間に選択信号
処理回路を介挿し、電源投入時にのみ入出力ボートを入
力ポートに設定し、以後は、出力ポートとして使用する
構成が示されている。
44)には、複数の映像信号が夫々入力される複数の映
像入力端子を備え、入力される複数の映像信号から1つ
の映像信号を選択し、画像表示装置へ導出する切替回路
と、該切替回路を切替制御するマイクロコンピュータと
を備えるテレビジョン受像装置において、切替回路と、
マイクロコンピュータの入出力ポートとの間に選択信号
処理回路を介挿し、電源投入時にのみ入出力ボートを入
力ポートに設定し、以後は、出力ポートとして使用する
構成が示されている。
第3図は、上記従来技術を示す図であり、電源投入時に
は、選択信号処理回路(61)は、マイクロコンピュー
タ(62)の入出力ボート(63)に対して、切替回路
(64)の何れの映像入力端子(81)(82)(83
)(84)(85)が使用されるか等に関するデータを
供給する。該データは、スイッチ(71)(72)(7
3)(74)(75)の接続、非接続により設定され、
入出力ボート(63)には、接続状態にある場合には、
Lレベルが、非接続状態にある場合には、Hレベルが供
給される。マイクロコンピュータ(62)は、供給され
るデータをRAM(66)に記憶する。上記動作が終了
した後は、入出カポ−) (63)は出力ポートに設定
される。画像表示装置(67)に供給される映像信号を
選択的に切替えるため、切替キー(68)を操作すると
、マイクロコンピュータ(62)は、RA M (66
)に記憶されているデータを参照することにより、切替
回路(64)が、映像信号の入力されていない映像入力
端子(83)(84)(85)を選択することなく、映
像入力端子(81)(82)の何れかを選択する様に切
替制御を行う。この時、例えば映像入力端子(81)を
選択する場合には、選択信号(C,) (、C1)は
それぞれHレベル、Lレベルに設定され、また、映像入
力端子(82)を選択する場合には、選択信号(C,)
(C,)はそれぞれLレベルHレベルに設定される。
は、選択信号処理回路(61)は、マイクロコンピュー
タ(62)の入出力ボート(63)に対して、切替回路
(64)の何れの映像入力端子(81)(82)(83
)(84)(85)が使用されるか等に関するデータを
供給する。該データは、スイッチ(71)(72)(7
3)(74)(75)の接続、非接続により設定され、
入出力ボート(63)には、接続状態にある場合には、
Lレベルが、非接続状態にある場合には、Hレベルが供
給される。マイクロコンピュータ(62)は、供給され
るデータをRAM(66)に記憶する。上記動作が終了
した後は、入出カポ−) (63)は出力ポートに設定
される。画像表示装置(67)に供給される映像信号を
選択的に切替えるため、切替キー(68)を操作すると
、マイクロコンピュータ(62)は、RA M (66
)に記憶されているデータを参照することにより、切替
回路(64)が、映像信号の入力されていない映像入力
端子(83)(84)(85)を選択することなく、映
像入力端子(81)(82)の何れかを選択する様に切
替制御を行う。この時、例えば映像入力端子(81)を
選択する場合には、選択信号(C,) (、C1)は
それぞれHレベル、Lレベルに設定され、また、映像入
力端子(82)を選択する場合には、選択信号(C,)
(C,)はそれぞれLレベルHレベルに設定される。
上記構成によれば、マイクロコンピュータ(62)に対
して、切替回路(64)の何れの映像入力端子(81)
・・・(85)が使用されるか等に関するデータを供給
するための専用のボートを設ける必要がなく、入出力ボ
ートを有効に利用できるという効果がある。
して、切替回路(64)の何れの映像入力端子(81)
・・・(85)が使用されるか等に関するデータを供給
するための専用のボートを設ける必要がなく、入出力ボ
ートを有効に利用できるという効果がある。
(ハ)発明が解決しようとする課題
しかし、上記従来技術では、リセット時にマイクロコン
ピュータ(62)に供給されるデータは、スイフチ(7
1)・・・(75)の接続、非接続により設定する構成
となっており、非接続となっているスイッチ(73)(
74)(75)に対応する入出力ボートは、出力ポート
として使用することができず、入出力ボートを充分有効
に利用する構成とはなっていない。
ピュータ(62)に供給されるデータは、スイフチ(7
1)・・・(75)の接続、非接続により設定する構成
となっており、非接続となっているスイッチ(73)(
74)(75)に対応する入出力ボートは、出力ポート
として使用することができず、入出力ボートを充分有効
に利用する構成とはなっていない。
本発明は、マイクロコンピュータの入出力ボートを、リ
セット時には入力ポートとして使用し、以後は、先に入
力ポートとして使用した入出力ボートを、全て出力ポー
トとして使用することが可能なマイクロコンピュータの
入出力回路を提供することを目的とする。
セット時には入力ポートとして使用し、以後は、先に入
力ポートとして使用した入出力ボートを、全て出力ポー
トとして使用することが可能なマイクロコンピュータの
入出力回路を提供することを目的とする。
(ニ)課題を解決するための手段
本発明は、複数の入出力端子及び記憶手段とを備えるマ
イクロコンピュータと、前記複数の入出力端子の中で、
所定の入出力端子を各々プルアップ或いはプルダウンす
るローインピーダンスの抵抗とより構成され、前記マイ
クロコンピュータは、リセット時に、前記プルアップ或
いはプルダウンに応じて、Hレベル或いはLレベルを前
記所定の入出力端子より入力され、該レベルを前記記憶
手段に記憶せしめた後は、前記所定の入出力端子を、外
部にデータを出力するための端子として利用する構成と
することを特徴とする。
イクロコンピュータと、前記複数の入出力端子の中で、
所定の入出力端子を各々プルアップ或いはプルダウンす
るローインピーダンスの抵抗とより構成され、前記マイ
クロコンピュータは、リセット時に、前記プルアップ或
いはプルダウンに応じて、Hレベル或いはLレベルを前
記所定の入出力端子より入力され、該レベルを前記記憶
手段に記憶せしめた後は、前記所定の入出力端子を、外
部にデータを出力するための端子として利用する構成と
することを特徴とする。
(ホ)作用
本発明は以上の様に構成されているので、前記入出力端
子は、リセット時にHレベル或いはLレベルを、マイク
ロコンピュータ内部に入力するために用いられた後は、
外部にデータを出力するための端子として利用される。
子は、リセット時にHレベル或いはLレベルを、マイク
ロコンピュータ内部に入力するために用いられた後は、
外部にデータを出力するための端子として利用される。
(へ)実施例
以下図面に従い、本発明の実施例について説明する。
第1図は第1実施例のプロ・ンク図である。図において
(1)はマイクロコンピュータ、(2)はマイクロコン
ピュータ(1)により制御される制御対象である。マイ
クロコンピュータ(1)は、入出力ボートを内部に備え
ており、入出力ボートは、端子(8)(9)(10)(
11)(12)に接続されている。(3)(4)(5)
(6)(7)は、マイクロコンピュータ(1)の入出力
端子(8)・・・(12)と制御対象(2)とを接続す
る信号線であり、夫々、抵抗(13)(14,)(15
)(16)(17)によりプルアップ或いはプルダウン
されている。よって、入出力端子(8)・・・(12)
が抵抗(13)・・・(17)によりプルアップ或いは
プルダウンされることになる。本実施例では、抵抗(1
3)・・・(17)のインピーダンス(Zl)はIOK
Ω程度であり、また、制御対象(2)の入力インピーダ
ンス(Z、)はハイインピーダンス(IMΩ以上)とな
っている。(即ちZl>Zl) 上記構成において、マイクロコンピュータ(1)のリセ
ット時には、入出力ボートは入力ボートに設定される。
(1)はマイクロコンピュータ、(2)はマイクロコン
ピュータ(1)により制御される制御対象である。マイ
クロコンピュータ(1)は、入出力ボートを内部に備え
ており、入出力ボートは、端子(8)(9)(10)(
11)(12)に接続されている。(3)(4)(5)
(6)(7)は、マイクロコンピュータ(1)の入出力
端子(8)・・・(12)と制御対象(2)とを接続す
る信号線であり、夫々、抵抗(13)(14,)(15
)(16)(17)によりプルアップ或いはプルダウン
されている。よって、入出力端子(8)・・・(12)
が抵抗(13)・・・(17)によりプルアップ或いは
プルダウンされることになる。本実施例では、抵抗(1
3)・・・(17)のインピーダンス(Zl)はIOK
Ω程度であり、また、制御対象(2)の入力インピーダ
ンス(Z、)はハイインピーダンス(IMΩ以上)とな
っている。(即ちZl>Zl) 上記構成において、マイクロコンピュータ(1)のリセ
ット時には、入出力ボートは入力ボートに設定される。
入出力ボートの入力インピーダンス(Z、)は、抵抗(
13)・・・(17)に比較してハイインピーダンスと
なり(即ちZ3)Zl)、また、制御対象(2)の入力
インピーダンス(Zl)は、前述した様にハイインピー
ダンスに設定されているため、抵抗(13)・・・(1
7)のプルアップ或いはプルダウンに応じて、Hレベル
或いはLレベルのデータが、マイクロコンピュータに入
力される。
13)・・・(17)に比較してハイインピーダンスと
なり(即ちZ3)Zl)、また、制御対象(2)の入力
インピーダンス(Zl)は、前述した様にハイインピー
ダンスに設定されているため、抵抗(13)・・・(1
7)のプルアップ或いはプルダウンに応じて、Hレベル
或いはLレベルのデータが、マイクロコンピュータに入
力される。
マイクロコンピュータ(1)は、入力されるデータを、
RAM(記憶手段)に記憶する。本実施例では、各入出
力端子(8)・・・(12)より各々、HlL、L、H
,Hレベルのデータがマイクロコンピュータ(1)に入
力され、入力されるデータは、RAMの5ビツトの領域
において記憶される構成となっている。
RAM(記憶手段)に記憶する。本実施例では、各入出
力端子(8)・・・(12)より各々、HlL、L、H
,Hレベルのデータがマイクロコンピュータ(1)に入
力され、入力されるデータは、RAMの5ビツトの領域
において記憶される構成となっている。
尚、本実施例においては、制御対象(2)は、リセット
時に信号線(3)・・・(7)より入力されるデータに
より制御されることはないが、抵抗(13)・・・(1
7)のプルアップ或いはプルダウンに応じて、Hレベル
或いはLレベルに設定されるデータを、マイクロコンピ
ュータ(1)と同様、リセット時に取り込み、これを利
用する構成としてもよい。
時に信号線(3)・・・(7)より入力されるデータに
より制御されることはないが、抵抗(13)・・・(1
7)のプルアップ或いはプルダウンに応じて、Hレベル
或いはLレベルに設定されるデータを、マイクロコンピ
ュータ(1)と同様、リセット時に取り込み、これを利
用する構成としてもよい。
以上の様にして、RAMにデータが記憶されると、入出
力ボートは、入力ボートから出力ボートに設定が変更さ
れる。入出力ボートの出力インピーダンス(Z4)は、
抵抗(13)・・・(17)に比較してローインピーダ
ンスとなり(即ちZ 、(Z 、)また、制御対象(2
)の入力インピーダンスは、前述した様にハイインピー
ダンスに設定されているため、抵抗(13)・・・(1
7)によるプルアップ或いはプルダウンに影響されるこ
となく、マイクロコンピュータ(1)から導出されるデ
ータが制御対象(2)に供給され、制御対象(2)の制
御が行われる。
力ボートは、入力ボートから出力ボートに設定が変更さ
れる。入出力ボートの出力インピーダンス(Z4)は、
抵抗(13)・・・(17)に比較してローインピーダ
ンスとなり(即ちZ 、(Z 、)また、制御対象(2
)の入力インピーダンスは、前述した様にハイインピー
ダンスに設定されているため、抵抗(13)・・・(1
7)によるプルアップ或いはプルダウンに影響されるこ
となく、マイクロコンピュータ(1)から導出されるデ
ータが制御対象(2)に供給され、制御対象(2)の制
御が行われる。
尚、リセット時にRAM内に記憶される前述したデータ
は、例えば、マイクロコンピュータ(1)がVTR(ビ
デオテープレコーダ)に搭載されている場合に、NTS
C或いはPAL等に対応してプログラムの設定を行う場
合等に外部より与えるデータ等であり、リセット後、R
AM内に一度記憶された後は変更されることはない。ま
た、マイクロコンピュータ(1)は、必要に応じて、R
AM内に記憶されているデータを参照し、処理を行つ。
は、例えば、マイクロコンピュータ(1)がVTR(ビ
デオテープレコーダ)に搭載されている場合に、NTS
C或いはPAL等に対応してプログラムの設定を行う場
合等に外部より与えるデータ等であり、リセット後、R
AM内に一度記憶された後は変更されることはない。ま
た、マイクロコンピュータ(1)は、必要に応じて、R
AM内に記憶されているデータを参照し、処理を行つ。
次に、第2実施例について説明する。
第2実施例は、本発明を、VTRに搭載されるマイクロ
コンピュータに採用するものであり、また、マイクロコ
ンピュータにより制御される制御対象は、ATF−IC
である。
コンピュータに採用するものであり、また、マイクロコ
ンピュータにより制御される制御対象は、ATF−IC
である。
第2図は、第2実施例のブロック図である。図において
(21)はマイクロコンピュータであり、入出力ボート
(41)、CP U (42)、RAM(記憶手段)
(43)、ROM(44)等を備えている。(22)は
、マイクロコンピュータ(21)により制御されるAT
F−ICである。(23)(24)(25)(26)(
27)は、マイクロコンピュータ(21)の入出力ボー
ト(41)とATF −I C(22)の入力ボート(
45)とを接続する信号線であり、夫々、抵抗(33)
(34)(35)(36)(37)によりプルアップ或
いはプルダウンされている。よって、入出力端子(28
)(29)(30)(31)(32)が抵抗(33)・
・・(37)によりプルアップ或いはプルダウンされる
ことになる。本実施例では、抵抗(33)・・・(37
)のインピーダンス(Z、l)はIOKΩ程度であり、
また、ATF・IC(22)の入力ボート(45)の入
力インピーダンス(Z1□)はハイインピーダンス(I
MΩ以上)となっている。(即ちZlt>Z++)以下
に、マイクロコンピュータのリセット時における動作に
ついて説明する。リセット信号が、リセット端子(46
)に入力されると、マイクロコンピュータ(21)がリ
セットされ、CP U (42)は、ROM(44)に
記憶されているプログラムに従い、処理を開始する。リ
セット後のCP U (42)による処理に従い、入出
力ボート(41)は、入力ボートに設定される。入出カ
ポ−)(41)の入力インピーダンス(Z、)は、抵抗
(33)・・・(37)に比較して/’%イインピーダ
ンスとなり(即ちZ、3>Z、、) 、また、ATF・
IC(22)の入力ボート(45)の入力インピーダン
ス(Zll)は、前述した様にハイインピーダンスに設
定されているため、抵抗(33)・・・(37)のプル
アップ或いはプルダウンに応じて、Hレベル或いはLレ
ベルのデータが入出カポ−)(41)に入力される。本
実施例においては、各入出力端子(28)(29)(3
0)(31)(32)には、各々、H,HlL、 )!
、 Lのデータが入力され、入力されるデータは、R
AM(43)の所定の領域に記憶される。
(21)はマイクロコンピュータであり、入出力ボート
(41)、CP U (42)、RAM(記憶手段)
(43)、ROM(44)等を備えている。(22)は
、マイクロコンピュータ(21)により制御されるAT
F−ICである。(23)(24)(25)(26)(
27)は、マイクロコンピュータ(21)の入出力ボー
ト(41)とATF −I C(22)の入力ボート(
45)とを接続する信号線であり、夫々、抵抗(33)
(34)(35)(36)(37)によりプルアップ或
いはプルダウンされている。よって、入出力端子(28
)(29)(30)(31)(32)が抵抗(33)・
・・(37)によりプルアップ或いはプルダウンされる
ことになる。本実施例では、抵抗(33)・・・(37
)のインピーダンス(Z、l)はIOKΩ程度であり、
また、ATF・IC(22)の入力ボート(45)の入
力インピーダンス(Z1□)はハイインピーダンス(I
MΩ以上)となっている。(即ちZlt>Z++)以下
に、マイクロコンピュータのリセット時における動作に
ついて説明する。リセット信号が、リセット端子(46
)に入力されると、マイクロコンピュータ(21)がリ
セットされ、CP U (42)は、ROM(44)に
記憶されているプログラムに従い、処理を開始する。リ
セット後のCP U (42)による処理に従い、入出
力ボート(41)は、入力ボートに設定される。入出カ
ポ−)(41)の入力インピーダンス(Z、)は、抵抗
(33)・・・(37)に比較して/’%イインピーダ
ンスとなり(即ちZ、3>Z、、) 、また、ATF・
IC(22)の入力ボート(45)の入力インピーダン
ス(Zll)は、前述した様にハイインピーダンスに設
定されているため、抵抗(33)・・・(37)のプル
アップ或いはプルダウンに応じて、Hレベル或いはLレ
ベルのデータが入出カポ−)(41)に入力される。本
実施例においては、各入出力端子(28)(29)(3
0)(31)(32)には、各々、H,HlL、 )!
、 Lのデータが入力され、入力されるデータは、R
AM(43)の所定の領域に記憶される。
尚、各入出力端子(28)・・・(32)に入力される
プーリ、本実施例では、デジメモは2色表示、スイル・
スローは3ヘッド方式、SP/LPの判別は行わない、
NTSC方式、US仕様に設定される。
プーリ、本実施例では、デジメモは2色表示、スイル・
スローは3ヘッド方式、SP/LPの判別は行わない、
NTSC方式、US仕様に設定される。
また、リセット時にRA M (4,3)の所定の領域
に記憶されるデータは、以後変更されることはなく、C
P U (42)は、必要に応じて該データを参照し、
処理を行う。
に記憶されるデータは、以後変更されることはなく、C
P U (42)は、必要に応じて該データを参照し、
処理を行う。
以上の様にして、RA M (43)にデータが記憶さ
れると、CP U (42)は、入出力ボート(41)
を出力ボートに設定する。入出力ボート(41)の出力
インピーダンス(Z、、)は、抵抗(33)・・・(3
7)に比較してローインピーダンスとなり(即ち2+、
<<2゜1)、また、ATF・IC(22)の入力ボー
ト(45)の入力インピーダンス(Zl、)は、前述し
た様にハイインピーダンスに設定されているため、抵抗
(33)・・・(37)によるプルアップ或いはプルダ
ウンに影響されることなく、マイクロコンピュータ(2
1)の入出力ボート(41)から導出されるデータがA
TF・I C(22)に供給されもATF −I C(
22)の制御が行われる。
れると、CP U (42)は、入出力ボート(41)
を出力ボートに設定する。入出力ボート(41)の出力
インピーダンス(Z、、)は、抵抗(33)・・・(3
7)に比較してローインピーダンスとなり(即ち2+、
<<2゜1)、また、ATF・IC(22)の入力ボー
ト(45)の入力インピーダンス(Zl、)は、前述し
た様にハイインピーダンスに設定されているため、抵抗
(33)・・・(37)によるプルアップ或いはプルダ
ウンに影響されることなく、マイクロコンピュータ(2
1)の入出力ボート(41)から導出されるデータがA
TF・I C(22)に供給されもATF −I C(
22)の制御が行われる。
入出力ボート(47)は、ATF −I C(22)以
外の制御対象にデータを供給したり、或いは、ATF・
IC(22)の制御に必要なR−Fスインチパルスを入
力される場合等に使用されるものである。
外の制御対象にデータを供給したり、或いは、ATF・
IC(22)の制御に必要なR−Fスインチパルスを入
力される場合等に使用されるものである。
尚、ATF −I C(22)は3 mV T R等に
搭載されており、AT F −I C(22)及びその
周辺の回路の動作については周知であるが、以下に簡単
に説明する。
搭載されており、AT F −I C(22)及びその
周辺の回路の動作については周知であるが、以下に簡単
に説明する。
8mVTR等のトラッキングにおいては、キャプスタン
位相サーボの制御信号として、4つのパイロット信号を
、隣接トラック間の周波数差が約16KHz又は約47
KHzとなる様に、順次各トラックにビデオ信号と周波
数多重記録し、再生時に、両隣接トラックのパイロット
信号のもれを検出し、それぞれのもれ強度が同じになる
様にキャプスタン位相サーボをかける構成となっている
。
位相サーボの制御信号として、4つのパイロット信号を
、隣接トラック間の周波数差が約16KHz又は約47
KHzとなる様に、順次各トラックにビデオ信号と周波
数多重記録し、再生時に、両隣接トラックのパイロット
信号のもれを検出し、それぞれのもれ強度が同じになる
様にキャプスタン位相サーボをかける構成となっている
。
プログラマブル分周器(51)は、発振器(52)より
導出される信号を、マイクロコンピュータ(21)より
供給される2ビツトの信号に基づき分周し、リファレン
スパイロット信号を形成導出する。磁気テープより再生
されるパイロット信号は、REFパイロット信号により
平衡変調され、B P F (53)(54)、検波回
路(55)(56)により、両隣接トラックからのクロ
ストーク成分とリファレンスパイロット信号とのビート
成分(16KHz及び47KH2)のピークが検波され
る。差動アンプ(57)は、両横波出力の差をとり、そ
の出力は、S−8回路(58)(59)によりサンプリ
ングホールドされ、各々ATFエラー信号、ATFロッ
ク信号として導出される。S−8回路(58)(59)
各々におけるサンプリングホールドのタイミングは、マ
イクロコンピュータより導出されるTSA信号、TSB
信号によりとられている。ATFエラー信号は、キャプ
スタンモータ(60)の位相制御に利用され、また、A
TFロック信号は、間欠スローコントロール等に利用さ
れる。
導出される信号を、マイクロコンピュータ(21)より
供給される2ビツトの信号に基づき分周し、リファレン
スパイロット信号を形成導出する。磁気テープより再生
されるパイロット信号は、REFパイロット信号により
平衡変調され、B P F (53)(54)、検波回
路(55)(56)により、両隣接トラックからのクロ
ストーク成分とリファレンスパイロット信号とのビート
成分(16KHz及び47KH2)のピークが検波され
る。差動アンプ(57)は、両横波出力の差をとり、そ
の出力は、S−8回路(58)(59)によりサンプリ
ングホールドされ、各々ATFエラー信号、ATFロッ
ク信号として導出される。S−8回路(58)(59)
各々におけるサンプリングホールドのタイミングは、マ
イクロコンピュータより導出されるTSA信号、TSB
信号によりとられている。ATFエラー信号は、キャプ
スタンモータ(60)の位相制御に利用され、また、A
TFロック信号は、間欠スローコントロール等に利用さ
れる。
(ト)発明の効果
以上に述べた様に、本発明によれば、電源投入後、或い
はリセット後に変化することのないデータを外部よりマ
イクロコンピュータに入力する場合に、マイクロコンピ
ュータの入出力ボートの中で、この様なデータを入力す
るための専用の入出力ボートを設ける必要がなく、入出
力ボート及び入出力ボートに接続される入出力端子を有
効に利用することができ、その効果は大である。
はリセット後に変化することのないデータを外部よりマ
イクロコンピュータに入力する場合に、マイクロコンピ
ュータの入出力ボートの中で、この様なデータを入力す
るための専用の入出力ボートを設ける必要がなく、入出
力ボート及び入出力ボートに接続される入出力端子を有
効に利用することができ、その効果は大である。
第1図は、第1実施例のブロック図、第2図は第2実施
例のブロック図、第3図は、従来のテレビジョン受像装
置に係るブロック図である。 (1)(21)・・・マイクロコンピュータ、(8)(
9)(10)(11)(12)(28)(29)(30
)(31)(32)・・・入出力端子(13)(14)
(15)(16)(17)(33)(34)(35)(
36)(37)・・・抵抗、(43)・・・RAM (
記憶手段)。
例のブロック図、第3図は、従来のテレビジョン受像装
置に係るブロック図である。 (1)(21)・・・マイクロコンピュータ、(8)(
9)(10)(11)(12)(28)(29)(30
)(31)(32)・・・入出力端子(13)(14)
(15)(16)(17)(33)(34)(35)(
36)(37)・・・抵抗、(43)・・・RAM (
記憶手段)。
Claims (1)
- (1)複数の入出力端子、及び記憶手段とを備えるマイ
クロコンピュータと、前記複数の入出力端子の中で、所
定の入出力端子を各々プルアップ或いはプルダウンする
ローインピーダンスの抵抗とより構成され、 前記マイクロコンピュータは、リセット時に、前記プル
アップ或いはプルダウンに応じて、Hレベル或いはLレ
ベルを前記所定の入出力端子より入力され、該レベルを
前記記憶手段に記憶せしめた後は、前記所定の入出力端
子を、外部にデータを出力するための端子として利用す
る構成とすることを特徴とするマイクロコンピュータの
入出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321079A JP2627331B2 (ja) | 1988-12-20 | 1988-12-20 | マイクロコンピュータの入出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63321079A JP2627331B2 (ja) | 1988-12-20 | 1988-12-20 | マイクロコンピュータの入出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02165309A true JPH02165309A (ja) | 1990-06-26 |
JP2627331B2 JP2627331B2 (ja) | 1997-07-02 |
Family
ID=18128576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63321079A Expired - Fee Related JP2627331B2 (ja) | 1988-12-20 | 1988-12-20 | マイクロコンピュータの入出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2627331B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005101167A1 (ja) * | 2004-03-31 | 2005-10-27 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置および情報処理装置の設定方法 |
JP2011053772A (ja) * | 2009-08-31 | 2011-03-17 | Brother Industries Ltd | データ処理装置 |
-
1988
- 1988-12-20 JP JP63321079A patent/JP2627331B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005101167A1 (ja) * | 2004-03-31 | 2005-10-27 | Matsushita Electric Industrial Co., Ltd. | 情報処理装置および情報処理装置の設定方法 |
JP2011053772A (ja) * | 2009-08-31 | 2011-03-17 | Brother Industries Ltd | データ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2627331B2 (ja) | 1997-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0044713B1 (en) | Circuit arrangements for processing digital data | |
US6226053B1 (en) | Video line connection apparatus for adaptively connecting external input/output line | |
JPS5883489A (ja) | Palフオ−マツトビデオ情報信号におけるサンプリングおよびドロツプアウト補償並びに誤り隠閉を行なう装置 | |
JPH02165309A (ja) | マイクロコンピュータの入出力回路 | |
JPH089976Y2 (ja) | 磁気記録再生装置 | |
US5535065A (en) | Recording and reproducing apparatus having means for performing diagnostic functions | |
JPS6054573A (ja) | ビデオカメラ装置 | |
KR900010563Y1 (ko) | 화면삽입용 비디오 카세트 레코더의 녹화재생장치 | |
JP2625675B2 (ja) | 集積回路 | |
JPH0686321A (ja) | ビデオテープレコーダのパワーオンリセット方法及び回路及びビデオテープレコーダ | |
KR900010112Y1 (ko) | 테이프 레코오드의 자동모드 절환회로 | |
JP2708967B2 (ja) | 磁気記録再生装置 | |
KR0172317B1 (ko) | 캠코더의 동기 편집방법 | |
KR940000737Y1 (ko) | 레벨 메터기를 이용한 트랙킹 조정회로 | |
JP2586531B2 (ja) | レベル表示装置 | |
JPH0413396A (ja) | バーストゲートパルス切換え装置 | |
JPS60168A (ja) | ビデオカメラ装置 | |
JPS63258185A (ja) | クロマ信号処理装置 | |
JPS6076045A (ja) | Vtrの再生モ−ド判別回路 | |
JPH04178987A (ja) | 磁気記録再生装置 | |
JPS6098507A (ja) | ノイズリダクシヨン回路自動切換装置 | |
JPS60150251A (ja) | 音声信号記録再生装置におけるモ−ド切換方法 | |
JPS62122475A (ja) | 文字信号多重アダプタ | |
JPS61239485A (ja) | 映像信号記録再生装置 | |
JPS59167191A (ja) | 回転ヘツド型磁気録画再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |