JPH0686321A - ビデオテープレコーダのパワーオンリセット方法及び回路及びビデオテープレコーダ - Google Patents

Abstract

(57)【要約】 【目的】 外部端子を増加して外付けコンデンサを新た
に付加することなく、パワーオンリセット時間を増大さ
せることが可能なＶＴＲのパワーオンリセット方法及び
時間を設定する。 【構成】 ＶＴＲ色信号処理回路のＡＣＣ回路のＡＣＣ
検波用コンデンサ１６にバッファ及び差動増幅器を含む
パワーオンリセット回路２０が接続される。スイッチＳ
Ｗ１オフ、スイッチＳＷ２がオンでＡＣＣ検波用コンデ
ンサ１６が充電されるとともにリセット信号がオンとな
る。コンデンサ１６の端子電圧がＶａになると差動出力
は０となり、リセット信号がオフとなるとともにＳＷ１
がオン、ＳＷ２がオフとなって通常のＡＣＣ検波が行わ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオテープレコーダの
パワーオンリセット方法及び回路及びビデオテープレコ
ーダ、特に色信号処理回路を用いたリセット方法及び回
路に関する。

【０００２】

【従来の技術】ビデオテープレコーダ（以下、ＶＴＲと
言う）の記録再生系は輝度信号処理系と色信号処理系に
分離され、色信号処理系においては記録時に３．５８Ｍ
Ｈｚから６３０ｋＨｚ程度まで下げる周波数変換を行
い、再生時においては周波数を逆変換する色信号処理を
行っている。周波数変換には電圧制御発振器ＶＣＯと位
相比較器を組み合わせたＰＬＬが用いられている。

【０００３】ここで、ＶＴＲの電源投入時には種々のノ
イズが混入するため、電源投入時と同時にこのＰＬＬを
動作させると、混入したノイズにより正常な動作を行う
ことができないため、電源投入時から所定時間はこのＰ
ＬＬの動作を停止させる必要がある。このための回路が
いわゆるパワーオンリセット回路と呼ばれるものであ
る。

【０００４】図５には従来のパワーオンリセット回路の
一例が示されている。トランジスタ１０のコレクタ端子
には抵抗Ｒ2 を介して電源電圧Ｖccが接続され、エミッ
タ端子は接地される。また、ベース端子には外付けコン
デンサ１２が接続されると共に、抵抗Ｒ1 を介して電源
電圧Ｖccが接続される。そして、トランジスタ１０のコ
レクタ端子にリセット端子Ｒｅｓｅｔが接続される。

【０００５】図６には図５に示されたパワーオンリセッ
ト回路のタイミングチャートが示されており、図６
（Ａ）が電源電圧Ｖccのタイミングチャート、図６
（Ｂ）が外付けコンデンサ１２のタイミングチャート、
図６（Ｃ）がリセット端子Ｒｅｓｅｔのタイミングチャ
ートをそれぞれ示している。電源を投入するとＶccが０
Ｖから５Ｖに変化し、これに伴ってリセット端子Ｒｅｓ
ｅｔも所定電位に変化する。また、このＶccにより外付
けコンデンサ１２が充電され、その端子電圧が徐々に上
昇する。そして、外付けコンデンサ１２の充電が完了
し、その端子電圧が所定電位（本実施例においては図６
（Ｂ）に示されるように０．７Ｖ）に達すると、トラン
ジスタ１０がオンするためリセット端子Ｒｅｓｅｔがほ
ぼ０Ｖに落ちる。従って、外付けコンデンサ１２の充電
時間分Ｔだけリセット端子Ｒｅｓｅｔからリセットパル
スが出力され、このリセットパルスをＰＬＬ回路に供給
することによりその動作が停止される。

【０００６】

【発明が解決しようとする課題】しかしながら、電源投
入時に混入するノイズの影響を完全に除去するために
は、このリセット信号のリセットパルス幅をできるだけ
長くする必要がある。前述したようにリセットパルスは
コンデンサ１２の容量に依存するため、このパルス幅Ｔ
を大きくするためにはコンデンサ１２の容量を大きくし
なければならず、従って必然的に外付けにならざるを得
ない問題があった。勿論、リセットパルス幅ＴはＴ＝Ｒ
・Ｃ・０．７／Ｖccにより決定されるため、パルス幅Ｔ
を大きくするためにはＲやＶccを変化させることによっ
ても可能であるが、ＩＣ内蔵のＲは高抵抗を作るのは難
しくまたＶccはＶＴＲの仕様によりほぼ決定されている
ため、変化させることは困難である。

【０００７】本発明は上記従来技術の有する課題に鑑み
なされたものであり、その目的は従来技術のように端子
を増加して外付けコンデンサを新たに付加する必要がな
く、かつパワーオンリセット時間を増大させることが可
能なパワーオンリセット方法及び回路、さらにはこのパ
ワーオンリセット回路を備えたＶＴＲを提供することに
ある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のパワーオンリセット方法は、色信号
処理回路のＡＣＣ回路に設けられたコンデンサの充電時
間を用いてリセット信号を生成することを特徴とする。

【０００９】また、上記目的を達成するために、請求項
２記載のパワーオンリセット回路は、色信号処理回路の
ＡＣＣ回路から出力されるカラーバースト信号の振幅に
応じた信号が第１スイッチを介して入力されるバッファ
回路と、入力端子の一端が所定電圧の直流電源に接続さ
れ、他端が第２スイッチを介して定電流源に接続される
と共に前記ＡＣＣ回路のコンデンサに接続される差動増
幅器と、を有し、電源投入時に第１スイッチを開制御す
ると共に第２スイッチを閉制御して前記差動増幅器から
リセット信号を出力することを特徴とする。

【００１０】さらに、上記目的を達成するために、請求
項３記載のビデオテープレコーダは、色信号処理回路の
ＡＣＣ回路から出力されるカラーバースト信号の振幅に
応じた交流信号が第１スイッチを介して入力されるバッ
ファ回路と、入力端子の一端が所定電圧の直流電源に接
続され、他端が第２スイッチを介して定電流源に接続さ
れると共に前記ＡＣＣ回路のコンデンサに接続される差
動増幅器とを有し、電源投入時には前記第１スイッチを
開制御すると共に前記第２スイッチを閉制御して前記差
動増幅器からリセット信号を出力するパワーオンリセッ
ト回路を備えることを特徴とする。

【００１１】

【作用】ＶＴＲの色信号処理回路には色副搬送波を振幅
調整するＡＣＣ（Automatic Chroma Control）回路が用
いられており、このＡＣＣ回路には検波用の数１０μＦ
の電界コンデンサが用いられている。本発明はこのＡＣ
Ｃ回路のコンデンサに着目し、このコンデンサの充電時
間を用いてパワーオンリセット信号を生成するものであ
る。

【００１２】すなわち、ＡＣＣ回路のコンデンサにバッ
ファ回路及び差動増幅器を接続し、電源投入時にはバッ
ファ回路内の第１スイッチを開制御してバッファ回路の
動作を停止させ、第２スイッチを閉制御して差動増幅器
によりＡＣＣ回路のコンデンサを充電してパワーオンリ
セット信号を生成する。

【００１３】そして、所望のパワーオンリセット信号が
得られた場合には第２スイッチを開制御して差動増幅器
の動作を停止すると共に第１スイッチを閉制御してバッ
ファ回路を作動させ、コンデンサをＡＣＣ回路の検波用
コンデンサとして動作させる。

【００１４】

【実施例】以下、図面を用いながら本発明のパワーオン
リセット方法及び回路、さらにはこのパワーオンリセッ
ト回路を備えたＶＴＲの好適な実施例を説明する。

【００１５】図１には本実施例におけるＶＴＲの色信号
処理回路のＡＣＣ回路部が示されている。ＡＣＣ回路は
前述したようにＡＣＣ検波によってカラーバースト信号
の振幅を検出し、これを基にして作った直流電圧によっ
て増幅器の利得を制限するものである。図１においてト
ランジスタＱ３のベースにはカラーバースト信号が入力
される。カラーバースト信号の振幅が変化するとトラン
ジスタＱ２のエミッタ電流はそれによって変化し、トラ
ンジスタＱ２のエミッタからはカラーバースト信号の振
幅の大きさに応じた交流信号が出力される。そして、こ
の交流信号をコンデンサ１６で積分することによりカラ
ーバースト信号の振幅に応じた直流電圧の信号を取り出
すことができる。そして、この直流電圧信号（ＡＣＣ検
波電圧）を増幅器１８にて増幅した後増幅回路に出力し
て一定レベルの色信号を得る。

【００１６】本実施例のパワーオンリセット回路はこの
ようなＡＣＣ回路の構成を巧に利用し、ＡＣＣ検波用の
コンデンサ１６を用いてパワーオンリセット信号を得る
ものである。このため、本実施例のパワーオンリセット
回路２０は図１に示されるようにＡＣＣ回路のトランジ
スタＱ２のエミッタ端子とコンデンサ１６間、及びコン
デンサ１６と増幅器１８間に接続される。

【００１７】図２には本実施例のパワーオンリセット回
路２０の回路構成が示されている。本実施例のパワーオ
ンリセット回路２０はバッファ回路と差動増幅器及び定
電流源から構成されている。バッファ回路はトランジス
タＱ５、Ｑ６、定電流源Ｉ０及びスイッチＳＷ１から構
成され、定電流源Ｉ０とトランジスタＱ５のエミッタは
スイッチＳＷ１を介して接続されている。また、トラン
ジスタＱ６のベースとトランジスタＱ５のエミッタが接
続され、トランジスタＱ５のベースに前述したＡＣＣ回
路のトランジスタＱ２のエミッタから出力されたカラー
バースト信号の振幅の大きさに応じた交流信号が入力さ
れる。

【００１８】一方、差動増幅器はＯＰアンプ２０ａから
構成され、ＯＰアンプ２０ａの非反転入力端子には所定
の直流電源Ｖａが入力され、反転入力端子にはスイッチ
ＳＷ２を介して定電流源Ｉ０が接続されると共に、ＡＣ
Ｃ検波用コンデンサ１６が接続される。そして、図２に
おいて破線で示されているようにＯＰアンプ２０ａの出
力とスイッチＳＷ１、ＳＷ２は連動しており、ＯＰアン
プ２０ａの出力が所定値以上の場合にはＳＷ１がオフ、
ＳＷ２がオンとなりＯＰアンプ２０ａの出力が所定値以
下となった場合にはＳＷ１がオン、ＳＷ２がオフとな
る。

【００１９】図３には本実施例のパワーオンリセット回
路２０のタイミングチャートが示されており、図３
（Ａ）は電源電圧Ｖccのタイミングチャート、図３
（Ｂ）はＡＣＣ検波用コンデンサ１６の端子電圧のタイ
ミングチャート、図３（Ｃ）はＯＰアンプ２０ａの出
力、すなわちリセット端子Ｒｅｓｅｔのタイミングチャ
ートである。電源を投入すると電源電圧Ｖccが０Ｖから
５Ｖに立上る。このとき、ＯＰアンプ２０ａの出力は非
反転入力端子に所定の直流電源電圧Ｖａが印加されてい
ることから所定値以上となり、スイッチＳＷ１がオフ、
ＳＷ２がオンとなる。すると、定電流源Ｉ０からスイッ
チＳＷ２を介してＡＣＣ検波用コンデンサ１６が充電さ
れ、その端子電圧が図３（Ｂ）に示されるように上昇す
る。一方、ＯＰアンプ２０ａの出力は所定値以上とな
り、リセット信号が出力される。

【００２０】ＡＣＣ検波用コンデンサ１６の充電が行わ
れ、その端子電圧がＶａに達すると、ＯＰアンプ２０ａ
の差動出力は０となり、リセット信号が再び０Ｖに落ち
る。従って、コンデンサ１６が充電されて所定電圧Ｖａ
に達するまでの充電時間分だけリセットパルスＴ＝Ｃ・
Ｖａ／Ｉ０が出力されることになる。一方、ＯＰアンプ
２０ａの差動出力がこのように０Ｖになると、スイッチ
ＳＷ１がオン、ＳＷ２がオフとなる。すると、バッファ
回路のトランジスタＱ５及びＱ６が共にオンとなり、ト
ランジスタＱ６のエミッタからの出力信号によりコンデ
ンサ１６が充放電し、従来と同様のＡＣＣ検波電圧が増
幅器１８に出力され、ＡＣＣ検波が行われる。

【００２１】図４には図２に示されたパワーオンリセッ
ト回路のより具体的な回路構成の一例が示されている。
バッファ回路はトランジスタＱ１１、Ｑ１２、Ｑ１３、
Ｑ１５を含んで構成され、トランジスタＱ１２とＱ１５
が定電流源を構成している。一方、トランジスタＱ１
６、Ｑ１７、Ｑ１８が差動増幅器を構成し、トランジス
タＱ１４、Ｑ１９がこの差動増幅器に定電流を供給する
定電流源を構成している。初期状態においては、トラン
ジスタＱ１１、Ｑ１２、Ｑ１３、Ｑ１５、Ｑ１６はオフ
であり、トランジスタＱ１４、Ｑ１７、Ｑ１８、Ｑ１
９、Ｑ２０、Ｑ２１、Ｑ２２はオンとなる。従って、ト
ランジスタＱ２２を流れる電流によりリセットパルスが
出力されると共に、トランジスタＱ１４を流れる電流に
よりＡＣＣ検波用コンデンサ１６が充電される。充電が
行われるにしたがい、図中Ｑ点の電位は徐々に上昇し、
トランジスタＱ１７のベース電位Ｖａと同電位に達する
とトランジスタＱ１６はオンとなる。すると、トランジ
スタＱ１７がオンからオフに変化する。

【００２２】この結果、トランジスタＱ１４、Ｑ１９、
Ｑ２２もオフとなり、リセットパルスの出力が停止され
ると共に、トランジスタＱ１１、Ｑ１２、Ｑ１３、Ｑ１
５が全てオフからオンに変化し、トランジスタＱ１１の
ベースに印加されるカラーバースト信号の振幅に応じた
信号がＡＣＣ検波用コンデンサ１６にて検波され、増幅
器１８にて増幅出力されることになる。

【００２３】従って、図４に示された回路構成は図２に
示された回路構成と等価であり、ＡＣＣ検波用コンデン
サ１６の充電時間（所定電位Ｖａに達するまでの時間）
だけリセットパルスが出力されることが理解される。

【００２４】このように、本実施例においてはＡＣＣ回
路の検波用コンデンサに着目し、新たに外付けコンデン
サを付加することなくパワーオンリセット用リセット信
号を生成することができ、ＰＬＬ回路の動作を停止して
ＶＴＲの動作を正常に開始することが可能となる。

【００２５】図７には本実施例のパワーオンリセット回
路を備えるＶＴＲの映像信号処理ブロック図が示されて
いる。記録系においては、くし形フィルタ等のＹ／Ｃ分
離回路１００で輝度信号（Ｙ信号）及び色信号（Ｃ信
号）を分離し、それぞれＹ信号記録処理回路１０２、Ｃ
信号記録処理回路１０４に供給する。Ｙ信号記録処理回
路１０２では同期先端をクランプしてプリエンファシス
をかけてからＦＭ変調し、Ｃ信号記録処理回路１０４で
は後述のようにＡＣＣ回路によりカラー信号振幅を一定
に保ち、ヘテロダイン法により周波数変換を行う。 そ
して、処理されたＹ信号及びＣ信号はＹ／Ｃ混合器１０
６に供給し、記録アンプ１０８を介してビデオヘッド１
１０に供給する。

【００２６】また、再生系においては、ビデオヘッド１
１０からの再生信号を再生アンプ１１２で増幅した後、
Ｙ／Ｃ分離器１００でＹ信号とＣ信号に分離し、それぞ
れＹ信号再生処理回路１１６、Ｃ信号再生処理回路１１
８に供給する。Ｙ信号再生処理回路１１６ではＹ信号を
ＦＭ復調してからディエンファシスし、Ｃ信号再生処理
回路１１８では後述のようにＡＣＣ回路で振幅調整して
から周波数変換する。そして、再生されたＹ信号及びＣ
信号はＹ／Ｃ混合器１２０に供給し、Ｙ信号とＣ信号を
混合してビデオ出力とする。

【００２７】図８には本実施例のＶＴＲの色信号処理系
の構成ブロック図が示されている。前述したように、記
録系においては、ＡＣＣ回路１０４ａで振幅を一定に
し、周波数変換器で周波数を６３０ｋＨz まで下げる周
波数変換を行い、ローパスフィルタ１０４ｃを介して出
力する。一方、再生系では、ＡＣＣ回路１１８ａで振幅
を一定にし、周波数変換器１１８ｂにて周波数を３．５
８ＭＨz までもどし、ＢＰＦ１１８ｃを介して再生出力
とする。本実施例のパワーオンリセット回路２０はこれ
らＡＣＣ回路１０４ａ，１０４ｂ内に設けられ、パワー
オン時にリセット信号を出力する。

【００２８】

【発明の効果】以上説明したように、本発明に係るＶＴ
Ｒのパワーオンリセット方法及び回路によれば、新たに
接続ピンを増加して外付けコンデンサを付加することな
くパワーオンリセット信号を十分な時間生成することが
可能となる。

【００２９】また、このようなパワーオンリセット回路
を備えることにより、ＰＬＬの正常な動作が保証され、
信頼性の高いＶＴＲを提供できる。

【図面の簡単な説明】

【図１】本発明のパワーオンリセット回路が用いられた
色信号処理系の回路図である。

【図２】同実施例におけるパワーオンリセット回路の回
路図である。

【図３】同実施例におけるパワーオンリセット回路の動
作を示すタイミングチャート図である。

【図４】同実施例におけるパワーオンリセット回路の回
路図である。

【図５】従来回路の回路図である。

【図６】従来回路の動作を示すタイミングチャート図で
ある。

【図７】本実施例におけるＶＴＲの映像信号処理回路の
ブロック図である。

【図８】本実施例におけるＶＴＲの色信号処理回路のブ
ロック図である。

【符号の説明】

１６ ＡＣＣ検波用コンデンサ １８ 増幅器 ２０ パワーオンリセット回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ビデオテープレコーダの電源投入時にリ
   セット信号を出力するビデオテープレコーダのパワーオ
   ンリセット方法であって、 色信号処理回路のＡＣＣ回路に設けられたコンデンサの
   充電時間を用いてリセット信号を生成することを特徴と
   するビデオテープレコーダのパワーオンリセット方法。
2. 【請求項２】 ビデオテープレコーダの電源投入時にリ
   セット信号を出力するビデオテープレコーダのパワーオ
   ンリセット回路において、 色信号処理回路のＡＣＣ回路から出力されるカラーバー
   スト信号の振幅に応じた交流信号が第１スイッチを介し
   て入力されるバッファ回路と、 入力端子の一端が所定電圧の直流電源に接続され、他端
   が第２スイッチを介して定電流源に接続されると共に前
   記ＡＣＣ回路のコンデンサに接続される差動増幅器とを
   有し、電源投入時には前記第１スイッチを開制御すると
   共に前記第２スイッチを閉制御して前記差動増幅器から
   リセット信号を出力することを特徴とするビデオテープ
   レコーダのパワーオンリセット回路。
3. 【請求項３】 色信号処理回路のＡＣＣ回路から出力さ
   れるカラーバースト信号の振幅に応じた交流信号が第１
   スイッチを介して入力されるバッファ回路と、 入力端子の一端が所定電圧の直流電源に接続され、他端
   が第２スイッチを介して定電流源に接続されると共に前
   記ＡＣＣ回路のコンデンサに接続される差動増幅器とを
   有し、電源投入時には前記第１スイッチを開制御すると
   共に前記第２スイッチを閉制御して前記差動増幅器から
   リセット信号を出力するパワーオンリセット回路を備え
   ることを特徴とするビデオテープレコーダ。