JP3163877B2 - 磁気記録再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁気記録再生装置に関
し、特に半導体集積回路化した磁気記録再生装置に関す
る。

【０００２】

【従来の技術】従来、ＶＴＲ等の磁気記録再生装置は、
ヘッド等の機構部品を除き、かなりの回路部分がＩＣ化
されている。

【０００３】図４は従来の一例を示す磁気記録再生装置
のブロック図である。図４に示すように、かかる磁気記
録再生装置は、破線で表わす半導体集積回路部１００ａ
と破線枠外の半導体集積回路化されない個別部品等とで
構成される。この半導体集積回路部１００ａはＶＴＲの
記録や再生に必要なブロックが含まれており、これらの
ブロックは制御回路２４から与えられる制御信号により
動作又は動作停止を行なわれるように制御される。

【０００４】まず、記録時に用いられる回路の構成につ
いて説明する。記録時においては、記録・再生切換入力
１６を介して与えられる制御信号により、制御回路２４
は第１の電圧制御増幅器１，第２の電圧制御増幅器２，
加算回路３，電流増幅回路６を動作状態にするととも
に、第１のスイッチＳＷ１をオープンに、第２のスイッ
チＳＷ２と第３のスイッチＳＷ３をショート状態にす
る。これらのうち、第１の電圧制御増幅器１は第１の入
力端子ＩＮ１に入力される低域変換色信号を第１の制御
入力端子ＣＩ１に与えられる制御電圧に応じた増幅度で
もって増幅し、加算回路３に出力する。同様に、第２の
電圧制御増幅器２は第２の入力端子ＩＮ２に与えられる
周波数変調された輝度信号を増幅し、加算回路３に出力
する。加算回路３は第１の電圧制御増幅器１の出力と第
２の電圧制御増幅器２の出力を加算し、加算結果を端子
４に出力する。この端子４と端子５間には、第１のコン
デンサＣ１と第１の抵抗Ｒ１から成る直列回路が接続さ
れている。ここで、端子８の入力インピーダンスは、第
１のコンデンサＣ１と第１の抵抗Ｒ１の直列インピーダ
ンスに対して非常に近い値となるように設定されている
ので、端子４に出力された電圧を第１のコンデンサＣ１
と第１の抵抗Ｒ１の直列インピーダンスで割った値にほ
ぼ等しい電流が端子５に入力される。

【０００５】また、電流増幅回路６は端子５に入力され
る電流を増幅し、記録電流出力端子７に出力する。しか
るに、記録時においては、第１のスイッチＳＷ１はオー
プン状態であるので、第２のコンデンサＣ２に記録電流
は全く流れず、記録電流は第１のヘッドＬ１，第２のヘ
ッドＬ２及びダンピング抵抗Ｒ２にのみ流れる。このダ
ンピング抵抗Ｒ２は第１，第２のヘッドＬ１，Ｌ２のイ
ンダクタンスと、電流増幅回路６の出力容量及び浮遊容
量等とにより生ずる共振を押さえるためのものである。
さらに、第１のヘッドＬ１を流れる電流は端子１０を介
して第１の記録電流検出抵抗Ｒ７とショート状態にある
第２のスイッチＳＷ２および接地端子１１を介して流
れ、第２のヘッドＬ２を流れる電流は端子１２を介して
第２の記録電流検出抵抗Ｒ８とショート状態にある第３
のスイッチＳＷ３および接地端子１１を介して流れる。
これら第１，第２の記録電流検出抵抗Ｒ７，Ｒ８にはそ
れぞれ第１，第２のヘッドＬ１，Ｌ２に流れる記録電流
に比例した電圧（Ｓ１，Ｓ２およびＳ３，Ｓ４）が生じ
るが、それらの電圧は各々第１，第２の記録電流検出器
１９ａ，２０ａにより検出され、検波回路２２ａに検出
電流Ｓ５，Ｓ７として出力される。

【０００６】ここで、端子１０，端子１２はそれぞれ第
３のコンデンサＣ３，第４のコンデンサＣ４を介して端
子９，端子１３に接続され、しかもこれらの端子９，１
３はそれぞれ第１の再生増幅器１７，第２の再生増幅器
１８の入力に接続されている。しかしながら、これら第
１，第２の再生増幅器１７，１８の入力インピーダンは
第１，第２の記録電流検出抵抗Ｒ７，Ｒ８の抵抗値に対
して約１０³ 倍程度の値となるので、これら端子９，１
３に流れる記録電流成分は全く無視できる。

【０００７】また、前述した検波回路２２ａは電圧／電
流変換回路（Ｖ／Ｉ変換回路）２１と制御回路２４とに
より制御される。すなわち、第２の制御入力端子ＣＩ２
に与えられる制御電圧を記録電流設定端子ＲＩおよび接
地間に接続した基準抵抗Ｒ３で変換した制御電流Ｓ９
と、水平動期信号入力１４，ヘッド切換入力１５にそれ
ぞれ与えられる水平同期信号及びヘッド切換信号を入力
した制御回路２４からの制御信号Ｓ１０，Ｓ１１とによ
り制御される。なお、制御回路２４に接続された端子１
６は記録・再生切換入力である。このため、検波回路２
２ａはこれらの制御信号Ｓ９〜Ｓ１１により、第１，第
２の記録電流検出器１９ａ，２０ａの出力Ｓ５，Ｓ７を
選択して検出する。要するに、Ｖ／Ｉ変換回路２１から
与えられる制御電流Ｓ９により設定されるレベルと検波
電圧レベルの比較を水平同期信号期間に行ない、第１の
記録電流検出器１９ａの出力Ｓ５を選択した場合は第１
の制御電圧出力端子ＣＯ１を介して第１のホールドコン
デンサＣ５の充放電電流を出力し、第２の記録電流検出
器２０ａの出力Ｓ７を選択した場合は第２の制御電圧出
力端子ＣＯ２を介して第２のホールドコンデンサＣ６の
充放電電流を出力する。続いて、検波回路２２ａが第１
の記録電流検出器１９ａの出力Ｓ５を選択した場合に
は、セレクタ２３は第１の制御電圧出力端子ＣＯ１に発
生する電圧を選択し、逆に検波回路２２ａが第２の記録
電流検出器２０ａの出力Ｓ７を選択した場合には、セレ
クタ２３は第２の制御電圧出力端子ＣＯ２に発生する電
圧を選択する。このセレクタ２３の出力は第２の電圧制
御増幅器２の制御電圧として与えられる。

【０００８】次に、記録時の動作について説明する。ま
ず、第１，第２のヘッドＬ１，Ｌ２には第１の入力端子
ＩＮ１に入力される低域変換された色信号と、第２の入
力端子ＩＮ２に入力される周波数変調された輝度信号と
にそれぞれ比例した電流を重ね合わせた電流が流れる。
これら第１，第２のヘッドＬ１，Ｌ２に流れる記録電流
の振幅はそれぞれ値を等しく設定した第１，第２の記録
電流検出抵抗Ｒ７，Ｒ８により記録電流振幅に比例した
電圧に変換され、それらの電圧はそれぞれ第１，第２の
記録電流検出器１９ａ，２０ａにより検出される。これ
ら第１，第２の記録電流検出器１９ａ，２０ａは、第２
のスイッチＳＷ２および第３のスイッチＳＷ３がトラン
ジスタスイッチ構成の為のインピーダンスにより生ずる
記録電流振幅に比例した同相成分を除去し、第１，第２
の記録電流検出抵抗Ｒ７，Ｒ８それぞれに発生する記録
電流に正確に比例した電圧を検出して検波回路２２ａに
信号Ｓ５，Ｓ７として出力する差動増幅器である。この
検波回路２２ａは、記録電流に含まれる周波数変調され
た輝度信号成分のみの振幅を検出するとともに、Ｖ／Ｉ
変換回路２１から与えられる制御電流Ｓ９に比例した設
定レベルとの比較を水平同期期間に行ない、その比較し
た結果を第１の制御電圧出力端子ＣＯ１を介して第１の
ホールドコンデンサＣ５に充放電電流Ｓ１２として出力
するか、又は第２の制御電圧出力端子ＣＯ２を介して第
２のホールドコンデンサＣ６に充放電電流Ｓ１３として
出力する。この出力電流Ｓ１２あるいはＳ１３は、検出
された記録電流中の周波数変調された輝度信号成分の振
幅がＶ／Ｉ変換回路２１から与えられる制御電流Ｓ９に
より設定される設定レベルよりも大ならば第２の電圧制
御増幅器２の利得を小さくする方向へ設定され、逆に検
出された記録電流中の輝度信号の振幅がＶ／Ｉ変換回路
２１から与えられる制御電流Ｓ９により設定される設定
レベルよりも小ならば第２の電圧制御増幅器２の利得を
大きくする方向へ設定されている。従って、これらの回
路は記録電流中の輝度信号成分の振幅が制御電流Ｓ９に
より設定される設定レベルと常に等しくなるように第２
の電圧制御増幅器２の利得を制御する帰還回路が形成さ
れる。

【０００９】ここで、第１のヘッドＬ１に流れる記録電
流を検波回路２２ａが選択した場合には、第１のホール
ドコンデンサＣ５に対して充放電が行なわれるととも
に、その発生電圧はセレクタ２３により選択され、第２
の電圧制御増幅器２に与えられる。この場合、第１のヘ
ッドＬ１に流れる記録電流中の輝度信号成分の振幅が一
定になるように帰還回路が形成されるとともに、第２の
制御電圧出力端子ＣＯ２には全く充放電電流が流れない
ので、第２のホールドコンデンサＣ６に生じている電圧
は保持される。

【００１０】一方、第２のヘッドＬ２に流れる記録電流
を検波回路２２ａが選択した場合には、第２のホールド
コンデンサＣ６に対して充放電が行なわれるとともに、
その発生電圧はセレクタ２３により選択され、第２の電
圧制御増幅器２に与えられる。この場合には、第２のヘ
ッドＬ２に流れる記録電流中の輝度信号成分の振幅が一
定になるように帰還回路が形成されるとともに、第１の
制御電圧出力端子ＣＯ１には全く充放電電流が流れない
ので、第１のホールドコンデンサＣ５に生じている電圧
は保持される。

【００１１】これら検波回路２２ａの選択に関する動作
制御は、ヘッド切換入力１５から制御回路２４を介して
与えられる周期的な制御信号により行なわれる。すなわ
ち、制御回路２４は第１，第２のヘッドＬ１，Ｌ２に流
れる周波数変調された輝度信号成分を一定にする自動利
得制御ループを形成するために、制御信号Ｓ１０，Ｓ１
１により検波回路２２ａの時分割使用を行なっている。

【００１２】次に、再生時に用いられる回路構成につい
て説明する。再生時には、記録・再生切換入力１６を介
して与えられる制御信号により、制御回路２４は第１，
第２の電圧制御増幅器１，２と、加算回路３および電流
増幅回路６と動作を停止させるとともに、第１，第２の
再生増幅器１７，１８を動作状態にする。また、第１の
スイッチＳＷ１をショート状態にするとともに、第２の
スイッチＳＷ２および第３のスイッチＳＷ３をオープン
状態とする。このとき、第１のスイッチＳＷ１は接地端
子１１を介して一端が接地されるとともに、他端は端子
８および第２のコンデンサＣ２を介して記録電流出力端
子７，ダンピング抵抗Ｒ２，第１のヘッドＬ１，第２の
ヘッドＬ２の共通接続点に接続される。さらに、第１の
ヘッドＬ１の他端は端子１０と第３のコンデンサＣ３を
介した端子９とに接続される。一方、第２のヘッドＬ２
の他端は端子１２と第４のコンデンサＣ４を介した端子
１３に接続される。これらの端子９，１３はそれぞれ第
１，第２の再生増幅器１７，１８の入力に接続される。

【００１３】次に、再生時の動作について説明する。第
１のスイッチＳＷ１は短絡状態になっている。また、第
２のコンデンサＣ２の容量は０．１μＦ程度に設定され
ており、再生された低域変換色信号及び周波数変調され
た輝度信号の両方に対して非常に低いインピーダンスと
なるので、第２のコンデンサＣ２はほぼ短絡と見なして
良い。よって、第１，第２のヘッドＬ１，Ｌ２の共通接
続点は交流的に接地されている。

【００１４】それ故、これら第１，第２のヘッドＬ１，
Ｌ２には再生信号が発生し、それぞれを端子１０，端子
９と、端子１２，端子１３とに出力する。ここで、端子
１０には第１の記録電流検出抵抗Ｒ７が、また端子１２
には第２の記録電流検出抵抗Ｒ８がそれぞれ接続されて
いるが、第２のスイッチＳＷ２及び第３のスイッチＳＷ
３の両方とも開放状態であるので、端子１０および端子
１２における入力インピーダンスは非常に高い値とな
る。すなわち、これらは第１，第２のヘッドＬ１，Ｌ２
の負荷として無視しても良い。

【００１５】従って、第１のヘッドＬ１に発生した電圧
は第３のコンデンサＣ３，端子９を介して第１の再生増
幅器１７に入力され、同様に第２のヘッドＬ２に発生し
た電圧は第４のコンデンサＣ４，端子１３を介して第２
の再生増幅器１８に入力され、それぞれ増幅して出力さ
れる。また、これら第３，第４のコンデンサＣ３，Ｃ４
はそれぞれ第１，第２の再生増幅器１７，１８の入力の
カップリングコンデンサであり、第２のコンデンサＣ２
とほぼ等しい値に設定される。なお、再生増幅器１７，
１８以降の動作については、通常の動作であるので、説
明を省略する。

【００１６】図５は図４に示す検波回路の構成図であ
る。図５に示すように、この検波回路２２ａは端子Ｓ
５，Ｓ７に接続されたセレクタ２５と、ハイパスフィル
タ（ＨＰＦ）２７，全波整流回路２８，ローパスフィル
タ２９と、第１，第２の比較器３０，３１と、負荷抵抗
Ｒ６とを備えている。まず、セレクタ２５を介して前述
した第１，第２の記録電流検出器１９ａ，２０ａの出力
が選択されると、ＨＰＦ２７により周波数変調された輝
度信号成分のみが周波数的に分離され、さらに全波整流
回路２８，ＬＰＥ２９によりその振幅に比例した直流電
圧が得られる。この直流電圧は、前述したＶ／Ｉ変換回
路２１より与えられる制御電流Ｓ９が他端を電源Ｓ１６
に接続した負荷抵抗Ｒ６により発生させた設定レベルと
ともに、第１の比較器３０，第２の比較器３１に与えら
れ、比較される。

【００１７】一方、セレクタ２５と第１，第２の比較器
３０，３１には、端子Ｓ１０を介して前述した制御回路
２４よりヘッド切換入力１５から入力された切換入力に
基ずく制御信号が与えられる。すなわち、セレクタ２５
が端子Ｓ５の入力を選択した場合には、第１の比較器３
０が動作可能な状態になる。さらに、端子Ｓ１１には水
平動期信号が与えられており、この場合には端子Ｓ１２
を介して第１の比較器３０の比較結果が水平同期信号期
間にのみ出力される。逆に、セレクタ２５が端子Ｓ７の
入力を選択した場合には、第２の比較器３１が動作可能
状態となり、この場合には端子Ｓ１３を介して第２の比
較器３１の比較結果が水平同期期間においてのみ出力さ
れる。

【００１８】なお、前述した第１，第２の記録電流検出
抵抗Ｒ７，Ｒ８及び検波回路２２ａ中の負荷抵抗Ｒ６は
半導体集積回路１００ａ内で使用できる同一種類の抵抗
を用いて形成され、抵抗値の絶対値が記録電流振幅のバ
ラツキに影響しないようにしている。すなわち、記録電
流のバラツキは、これらの抵抗の相対精度により決まっ
てしまうが、通常は５％以上のバラツキを示す。

【００１９】

【発明が解決しようとする課題】上述した従来の磁気記
録再生装置は、再生増幅器の入力と記録電流検出抵抗と
が再生時に交流的に接続された状態になっている。ま
た、記録電流検出抵抗は１０Ω程度と低い値に設定され
ているので、この記録電流検出抵抗の他端も再生時にお
いては再生増幅器の入力とほとんど短絡に近い状態にあ
る。しかるに、再生増幅器の利得は高く且つその入力は
非常に微弱であるため、再生時における発振に対する安
定度を高めるには、上述した再生増幅器の入力と同電位
になる部分を最短で配線する必要がある。従って、この
磁気記録再生装置を半導体集積回路化した場合には、再
生増幅器，記録電流検出器及び記録電流検出抵抗全てを
半導体ペレット上のパッドの周辺に配置しなければなら
ない。

【００２０】一方、記録時における記録電流レベルは、
検波回路内に形成されている負荷抵抗と記録電流検出抵
抗との相対比で決定されている。そのため、負荷抵抗と
記録電流検出抵抗は出来る限り近づけて配置・形成する
ことが要求される。しかしながら、上述した再生時の発
振等を考慮した場合のこの要求は実現困難である。特
に、記録・再生用ヘッドがさらに１組以上増えたときに
は、それぞれの記録電流検出抵抗を半導体ペレット上に
散在させるしかない。しかも、これらの記録電流検出抵
抗及び負荷抵抗の相対精度は５％程度しかとることがで
きないので、記録電流レベルの制御特性のバラツキを５
％より小さくすることは不可能である。

【００２１】本発明の目的は、かかる記録電流のバラツ
キを小さくすることのできる磁気記録再生装置を提供す
ることにある。

【００２２】

【課題を解決するための手段】本発明の磁気記録再生装
置は、電圧制御増幅器と、前記電圧制御増幅器の出力を
入力とする電圧／電流変換器と、前記電圧／電流変換器
の出力を入力とする電流増幅回路と、前記電流増幅回路
の出力電流を分流する検出手段と、前記検出手段の出力
に接続する第１の抵抗と、前記第１の抵抗に生ずる電圧
を検波する検波回路と、制御電流を電圧に変換する第２
の抵抗と、前記検波回路の出力および前記第２の抵抗に
生ずる電圧を比較する比較器と、前記比較器の出力に接
続した容量と、前記容量に発生する電圧を前記電圧制御
増幅器に帰還する帰還路とを備えた磁気記録再生装置に
おいて、前記検出手段を電流ミラー回路で構成するとと
もに、前記第１の抵抗および第２の抵抗を半導体集積回
路上で隣接配置するように構成される。

【００２３】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示す磁気記録再
生装置のブロック図である。図１に示すように、本実施
例は前述した図４の従来例と比較し、同一機能を有する
回路，素子は同一符号を付け、その説明を省略する。ま
ず、磁気記録再生装置における半導体集積回路部１００
は電圧制御増幅器１，２と、加算回路３と、電流増幅回
路６と、第１，第２の記録電流検出器１９，２０と、Ｖ
／Ｉ変換回路２１と、検波回路２２と、制御回路２４
と、再生増幅器１７，１８等とを有する。このうち、記
録時に用いられる第１の記録電流検出器１９は第１のヘ
ッドＬ１に流れる記録電流を信号（端子）Ｓ１より受
け、端子Ｓ２より第２のスイッチＳＷ２，接地端子１１
を介して接地に流すとともに、端子Ｓ５より記録電流の
一部を分流して出力する。同様に、第２の記録電流検出
器２０は第２のヘッドＬ２に流れる記録電流を端子Ｓ４
より受け、端子Ｓ３より第３のスイッチＳＷ３，接地端
子１１を介して接地に流すとともに、端子Ｓ７より記録
電流の一部を分流して出力する。これら第１，第２の記
録電流検出器１９，２０の出力は検波回路２２で電圧に
変換される。以下、本実施例では特に記録電流検出器１
９および検波回路２２の構成および動作について説明す
る。

【００２４】図２は図１に示す記録電流検出器の回路図
である。図２に示すように、この第１の記録電流検出器
１９は第１，第２のトランジスタＱ１，Ｑ２から成り、
電流ミラー回路を構成している。第１のトランジスタＱ
１のエミッタ面積は第２のトランジスタＱ２のエミッタ
面積の２０倍になっている。そのため、端子Ｓ１に流れ
込む記録電流は〔１／２０〕倍されて端子Ｓ５に出力さ
れる。また、この第１のトラジスタＱ１と第２のトラン
ジスタＱ２は特に隣接して配置される。なお、第２の記
録電流検出器２０も第１の記録電流検出器１９と全く同
一回路となっている。

【００２５】図３は図１に示す検波回路の構成図であ
る。図３に示すように、この検波回路２２は第１，第２
の記録電流検出回路１９，２０の出力電流を電圧に変換
する。なお、ここでは前述した図５の従来例の検波回路
と比較し、同一機能を有する回路，素子は同一符号をつ
けて説明を省略する。

【００２６】まず、この検波回路２２は３つのトランジ
スタＱ３〜Ｑ５と抵抗Ｒ４，Ｒ５を付加している。すな
わち、端子Ｓ５は第３のトランジスタＱ３のエミッタに
接続され、この第３のトランジスタＱ３のベースはバイ
アスＳ１７に、コレクタは抵抗Ｒ４を介して電源Ｓ１６
に接続されるとともに、セレクタ２５の一方の入力に接
続される。同様に、端子Ｓ７は第４のトランジスタＱ４
のエミッタに接続され、この第４のトランジスタＱ４の
ベースはバイアスＳ１７に、コレクタは抵抗Ｒ５を介し
て電源Ｓ１６に接続されるとともに、セレクタ２５の他
方の入力に接続される。さらに、端子Ｓ９は第５のトラ
ンジスタＱ５のエミッタに接続され、この第５のトラジ
スタＱ５のベースはバイアスＳ１７に、コレクタは負荷
抵抗Ｒ６を介して電源Ｓ１６に接続されるとともに、第
１の比較器３０と第２の比較器３１の一方の入力に共通
に接続される。これら第３，第４，第５のトランジスタ
Ｑ３，Ｑ４，Ｑ５は全て等しく、また抵抗Ｒ４と抵抗Ｒ
５の値も等しく設定されている。

【００２７】次に、この検波回路２２の動作について説
明するが、この検波回路２２における第３のトランジス
タＱ３，抵抗Ｒ４と、第４のトランジスタＱ４，抵抗Ｒ
５と、第５のトランジスタＱ５，負荷抵抗Ｒ６とはベー
ス接地増幅回路を形成している。また、これら第３，第
４のトランジスタＱ３，Ｑ４は端子Ｓ５，Ｓ７の入力イ
ンピーダンスを下げ、前述した第１，第２の記録電流検
出回路１９，２０と検波回路２２間の配線による容量が
直接抵抗Ｒ４，抵抗Ｒ５と並列に入ることを避けるとと
もに、周波数特性を持つことを防止している。さらに、
第５のトランジスタＱ５は、第３，第４のトランジスタ
Ｑ３，Ｑ４の有限の電流増幅率のために抵抗Ｒ４，Ｒ５
に流れる検出電流が減少してしまう分を、端子Ｓ９に与
えられる制御電流を減らすことにより補償するものであ
る。これら負荷抵抗Ｒ６および抵抗Ｒ４，Ｒ５並びに第
３，第４，第５のトランジスタＱ３，Ｑ４，Ｑ５は全て
検波回路という同一ブロック内に有るので、隣接配置す
る事ができ、高い整合性を容易に取ることができる。特
に、負荷抵抗Ｒ６，抵抗Ｒ４，Ｒ５の相対精度は１％程
度にすることができるので、記録電流のバラツキを小さ
くすることができる。

【００２８】

【発明の効果】以上説明したように、本発明の磁気記録
再生装置は、出力電流を制御電圧に応じて一定の電流に
保持する半導体集積回路化した自動利得制御回路におい
て、記録電流検出抵抗と出力電流設定抵抗の相対精度を
高めることができ、制御電圧に対する出力電流の制御の
精度を高めることができるという効果がある。特に、Ｖ
ＴＲ等の磁気記録再生装置の半導体集積回路化した記録
増幅器に使用した場合には、記録，再生ヘッドの数が増
加しても記録電流検出抵抗が半導体チップ上に散在して
配置されることがないので、ヘッド間の記録電流のバラ
ツキを最小限にすることが可能である。

【図面の簡単な説明】

【図１】本発明の一実施例を示す磁気記録再生装置のブ
ロック図である。

【図２】図１に示す記録電流検出器の回路図である。

【図３】図１に示す検波回路の構成図である。

【図４】従来の一例を示す磁気記録再生装置のブロック
図である。

【図５】図４に示す検波回路の構成図である。

【符号の説明】

１，２ 電圧制御増幅器 ３ 加算回路 ６ 電流増幅回路 １７，１８ 再生増幅器 １９，２０ 記録電流検出器 ２１ Ｖ／Ｉ変換回路 ２２ 検波回路 ２３ セレクタ ２４ 制御回路 １００ 半導体集積回路部 Ｌ１，Ｌ２ ヘッド ＳＷ１〜ＳＷ３ スイッチ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 電圧制御増幅器と、前記電圧制御増幅器
   の出力を入力とする電圧／電流変換器と、前記電圧／電
   流変換器の出力を入力とする電流増幅回路と、前記電流
   増幅回路の出力電流を分流する検出手段と、前記検出手
   段の出力に接続する第１の抵抗と、前記第１の抵抗に生
   ずる電圧を検波する検波回路と、制御電流を電圧に変換
   する第２の抵抗と、前記検波回路の出力および前記第２
   の抵抗に生ずる電圧を比較する比較器と、前記比較器の
   出力に接続した容量と、前記容量に発生する電圧を前記
   電圧制御増幅器に帰還する帰還路とを備えた磁気記録再
   生装置において、前記検出手段を電流ミラー回路で構成
   するとともに、前記第１の抵抗および第２の抵抗を半導
   体集積回路上で隣接配置することを特徴とする磁気記録
   再生装置。