JPH02162902A - ハイブリッド回路 - Google Patents
ハイブリッド回路Info
- Publication number
- JPH02162902A JPH02162902A JP31809288A JP31809288A JPH02162902A JP H02162902 A JPH02162902 A JP H02162902A JP 31809288 A JP31809288 A JP 31809288A JP 31809288 A JP31809288 A JP 31809288A JP H02162902 A JPH02162902 A JP H02162902A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrode
- line
- hybrid circuit
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 abstract description 21
- 238000006243 chemical reaction Methods 0.000 abstract description 16
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ハイブリッド回路に関し、例えば、マイクロ
波集積回路において用いることができ、高周波信号の分
配・合成を行なう小型のハイブリッド回路に関するもの
である。
波集積回路において用いることができ、高周波信号の分
配・合成を行なう小型のハイブリッド回路に関するもの
である。
第3図は従来のハイブリッド回路の一例を示す。
ここで、lit〜114は信号入出力用の端子、13、
〜13.は使用する周波数に対して4分の1波長の長さ
をもつ伝送線路、134は同じく4分の3波長の伝送線
路である。
〜13.は使用する周波数に対して4分の1波長の長さ
をもつ伝送線路、134は同じく4分の3波長の伝送線
路である。
このハイブリッド回路において、入出力インピーダンス
がZ。のとき、伝送線路13.〜13゜の特性インピー
ダンスをごZoとすると、各端子の整合がとれることが
知られている。ここで、伝送線路131〜133と伝送
線路134とは2分の1波長の線路長差がある。
がZ。のとき、伝送線路13.〜13゜の特性インピー
ダンスをごZoとすると、各端子の整合がとれることが
知られている。ここで、伝送線路131〜133と伝送
線路134とは2分の1波長の線路長差がある。
例えば端子litより信号が入力されると、端子11□
と端子11.とには互いに逆相で等振幅の信号が現れる
が、端子114では伝送線路132の側と伝送線路13
3の側からの信号が互いに打ち消しあうために信号が現
れない。また、端子113より入力された信号は端子1
11と端子114とに互いに同相で分配され、端子11
□には信号が現れない。
と端子11.とには互いに逆相で等振幅の信号が現れる
が、端子114では伝送線路132の側と伝送線路13
3の側からの信号が互いに打ち消しあうために信号が現
れない。また、端子113より入力された信号は端子1
11と端子114とに互いに同相で分配され、端子11
□には信号が現れない。
このようなハイブリッド回路は導波管回路におけるマジ
ックTと同様な動作をし、例えば誘電体基板上で平面的
に作ることができるため、周波数変換回路等のマイクロ
波集積回路の構成素子として広く使われている。しかし
ながら、このハイブリッド回路にあっては、第3図から
明らかなように4分の3波長の伝送線路134および4
分の1波長の伝送線路13t〜133を用いるため回路
寸法が極めて大きくなる。
ックTと同様な動作をし、例えば誘電体基板上で平面的
に作ることができるため、周波数変換回路等のマイクロ
波集積回路の構成素子として広く使われている。しかし
ながら、このハイブリッド回路にあっては、第3図から
明らかなように4分の3波長の伝送線路134および4
分の1波長の伝送線路13t〜133を用いるため回路
寸法が極めて大きくなる。
ところで、第3図に示すような線路長の差を利用しない
で、必要な位相差を得るようにした従来例を第4図に示
す。このハイブリッド回路は、キャパシタと高インピー
ダンスの伝送線路あるいはインダクタとの組み合わせを
用いて小型化したものである。
で、必要な位相差を得るようにした従来例を第4図に示
す。このハイブリッド回路は、キャパシタと高インピー
ダンスの伝送線路あるいはインダクタとの組み合わせを
用いて小型化したものである。
第4図において、21.〜213は高インピーダンスの
コプレーナ線路、23.〜233は導体間のギャップ容
量を利用した集中定数キャパシタ、251〜25.。は
接地導体(斜線で示す)間を互いに接続するブリッジで
ある。このハイブリッド回路は、第3図に示す従来例に
おける4分の3波長および4分の1波長の伝送線路13
を、短い高インピーダンス伝送線路と集中定数キャパシ
タとからなるネットワークで置き換えたものである。
コプレーナ線路、23.〜233は導体間のギャップ容
量を利用した集中定数キャパシタ、251〜25.。は
接地導体(斜線で示す)間を互いに接続するブリッジで
ある。このハイブリッド回路は、第3図に示す従来例に
おける4分の3波長および4分の1波長の伝送線路13
を、短い高インピーダンス伝送線路と集中定数キャパシ
タとからなるネットワークで置き換えたものである。
このハイブリッド回路は、コプレーナ線路211〜21
3の長さおよび集中定数キャパシタ23□〜233の定
数を最適に選ぶことにより、第3図の回路と同等の動作
をする。
3の長さおよび集中定数キャパシタ23□〜233の定
数を最適に選ぶことにより、第3図の回路と同等の動作
をする。
例えば端子27.より信号が入力されると、端子27□
と端子27.とには互いに逆相で等振幅の信号が現れ、
端子274では信号が現れない。
と端子27.とには互いに逆相で等振幅の信号が現れ、
端子274では信号が現れない。
また、端子273より入力された信号は端子27と端子
274とに互いに同相で分配され端子27□には信号が
現れない。この従来例においては、回路は8分の1波長
程度の高インピーダンス線路およびキャパシタのみから
なるため回路寸法は小型になっている。
274とに互いに同相で分配され端子27□には信号が
現れない。この従来例においては、回路は8分の1波長
程度の高インピーダンス線路およびキャパシタのみから
なるため回路寸法は小型になっている。
例えばバランス型周波数変換回路に上述したような従来
技術のハイブリッド回路を用いた例を第5図に示す。
技術のハイブリッド回路を用いた例を第5図に示す。
ここで、31は従来技術のハイブリッド回路を用いたマ
イクロ波ハイブリッド回路、33..332は単位ミキ
サである。このバランス型周波数変換回路では、入力端
子351から受信信号(RF)、入力端子35□から局
部発振器出力信号(LO)がそれぞれ供給され、2つの
単位ミキサ33、.33□で発生した中間周波数成分(
IF)が出力端子37より取り出される。
イクロ波ハイブリッド回路、33..332は単位ミキ
サである。このバランス型周波数変換回路では、入力端
子351から受信信号(RF)、入力端子35□から局
部発振器出力信号(LO)がそれぞれ供給され、2つの
単位ミキサ33、.33□で発生した中間周波数成分(
IF)が出力端子37より取り出される。
このマイクロ波ハイブリッド回路31の端子と第4図に
示すハイブリッド回路の端子との関係はマイクロ波ハイ
ブリッド回路31の端子32.が第4図のハイブリッド
回路の端子273、端子32□が端子27□、端子32
3が端子274、端子324が端子274にそれぞれ該
当する。マイクロ波ハイブリッド回路31において対向
する配置関係にある端子32.と端子324とが入力端
子と出力端子とになる。
示すハイブリッド回路の端子との関係はマイクロ波ハイ
ブリッド回路31の端子32.が第4図のハイブリッド
回路の端子273、端子32□が端子27□、端子32
3が端子274、端子324が端子274にそれぞれ該
当する。マイクロ波ハイブリッド回路31において対向
する配置関係にある端子32.と端子324とが入力端
子と出力端子とになる。
このようなバランス型周波数変換回路を例えば誘電体基
板上に一体的に形成した場合、局部発振器出力信号が入
力される入力端子35□とマイクロ波ハイブリッド回路
31の端子321 とを接続する線路と、マイクロ波ハ
イブリッド回路31の端子32□と単位ミキサ33□と
を接続する線路との交差39を避けることができない。
板上に一体的に形成した場合、局部発振器出力信号が入
力される入力端子35□とマイクロ波ハイブリッド回路
31の端子321 とを接続する線路と、マイクロ波ハ
イブリッド回路31の端子32□と単位ミキサ33□と
を接続する線路との交差39を避けることができない。
このため、交差39に基づく線路間結合に起因する不要
な信号漏洩が生じると共に、当該交差39部分における
信号の反射および位相回転により回路のバランス性が劣
化する。更に、バランス型周波数変換回路上での回路レ
イアウトが複雑になり回路全体が大型化する。
な信号漏洩が生じると共に、当該交差39部分における
信号の反射および位相回転により回路のバランス性が劣
化する。更に、バランス型周波数変換回路上での回路レ
イアウトが複雑になり回路全体が大型化する。
このように、従来のハイブリッド回路は端子の配置が不
適当であるため、周波数変換回路等に通用する場合に不
都合な線路交差が生じてしまい、その不都合な線路交差
に起因して電気的特性が劣化するという欠点があった。
適当であるため、周波数変換回路等に通用する場合に不
都合な線路交差が生じてしまい、その不都合な線路交差
に起因して電気的特性が劣化するという欠点があった。
本発明は、このような点に鑑みて創作されたものであり
、周波数変換回路等への応用に適した端子配置をもつハ
イブリッド回路を提供することを目的としている。
、周波数変換回路等への応用に適した端子配置をもつハ
イブリッド回路を提供することを目的としている。
このような目的を達成するために、本発明にあっては、
基板に少な(とも接地導体と、第1〜第4端子と、第1
電極、第2電極および絶縁膜で成る第1キャパシタと、
接地導体との間で形成される第2キャパシタ、第3キャ
パシタと、第1〜第3線路とを形成している。
基板に少な(とも接地導体と、第1〜第4端子と、第1
電極、第2電極および絶縁膜で成る第1キャパシタと、
接地導体との間で形成される第2キャパシタ、第3キャ
パシタと、第1〜第3線路とを形成している。
第1〜第4端子は、信号の入力あるいは出力用である。
第1キャパシタを形成する第1電極は第1端子に接続さ
れている。また、第1キャパシタを形成する第2電極は
絶縁膜を介して第1電極と対向配置され、第2端子に接
続されている。
れている。また、第1キャパシタを形成する第2電極は
絶縁膜を介して第1電極と対向配置され、第2端子に接
続されている。
第2キャパシタは、第3端子に接続された第1導体と接
地導体との間で形成されている。
地導体との間で形成されている。
第3キャパシタは、第4端子に接続された第2導体と接
地導体との間で形成されている。
地導体との間で形成されている。
第1キャパシタの第1電極と第2キャパシタの第1導体
との間を接続するように第1線路が形成されている。
との間を接続するように第1線路が形成されている。
第2キャパシタの第1導体と第3キャパシタの第2導体
との間を接続するように第2線路が形成されている。
との間を接続するように第2線路が形成されている。
第3線路が形成されており、その一端は第3キャパシタ
の第2導体に接続されている。第3線路の他端は第1キ
ャパシタの絶縁膜を挟持していると共に、その第2電極
と電気的に接続されている。
の第2導体に接続されている。第3線路の他端は第1キ
ャパシタの絶縁膜を挟持していると共に、その第2電極
と電気的に接続されている。
全体として、第1端子、第1電極および第1線路から成
る導体系と、第2端子、第2電極および第3線路から成
る導体系とが、第1キャパシタの位置でその絶縁膜を介
して交差するように構成される。
る導体系と、第2端子、第2電極および第3線路から成
る導体系とが、第1キャパシタの位置でその絶縁膜を介
して交差するように構成される。
本発明にあっては、第1端子、第1電極および第1線路
から成る導体系と、第2端子、第2電極および第3線路
から成る導体系とが、第1キャパシタの位置でそこに含
まれる絶縁膜を介して交差している。そのため、例えば
周波数変換回路への応用に際しては、2つの信号の入力
となる第1端子、第4端子は、変換された周波数信号を
出力する他の端子と交差しない。
から成る導体系と、第2端子、第2電極および第3線路
から成る導体系とが、第1キャパシタの位置でそこに含
まれる絶縁膜を介して交差している。そのため、例えば
周波数変換回路への応用に際しては、2つの信号の入力
となる第1端子、第4端子は、変換された周波数信号を
出力する他の端子と交差しない。
従って、従来のハイブリッド回路のような端子の配置が
不適当なことによる線路交差は生じなくなり、線路交差
に起因する電気的特性上の欠点は解消される。
不適当なことによる線路交差は生じなくなり、線路交差
に起因する電気的特性上の欠点は解消される。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第1図(a)は、本発明の一実施例によるハイブリッド
回路の構成を示す。ここで、41..41、.413は
高インピーダンスの伝送線路、431.43□、43:
lは集中定数キャパシタである。1つの集中定数キャパ
シタ43.付近を拡大した平面を同図(b)に、同図(
b)におけるA−A’からみた断面を同図(C)に示す
。図において、451,45□、453,45.はコプ
レーナ線路状に伸長した信号入出力用の端子、473,
47□はスルーホール、491〜491゜は接地導体(
斜線で示す)間を結ぶブリッジである。
回路の構成を示す。ここで、41..41、.413は
高インピーダンスの伝送線路、431.43□、43:
lは集中定数キャパシタである。1つの集中定数キャパ
シタ43.付近を拡大した平面を同図(b)に、同図(
b)におけるA−A’からみた断面を同図(C)に示す
。図において、451,45□、453,45.はコプ
レーナ線路状に伸長した信号入出力用の端子、473,
47□はスルーホール、491〜491゜は接地導体(
斜線で示す)間を結ぶブリッジである。
第1図(a)〜(C)において、集中定数キャパシタ4
3.は電極42..42□およびこれらを互いに絶縁す
る絶縁膜44から成っている。ここで、下層電極421
は平面的にZ形状をしており、その突起した一端が端子
45□に接続された導体の先端部と対向しており、それ
らの相互間はスルーホール47.を介して電気的に接続
されている。また、下層電極42.の突起した他端は、
伝送線路413の中心導体の先端部と対向しており、そ
れらの相互間は別なスルーホール47□を介して電気的
に接続されている。
3.は電極42..42□およびこれらを互いに絶縁す
る絶縁膜44から成っている。ここで、下層電極421
は平面的にZ形状をしており、その突起した一端が端子
45□に接続された導体の先端部と対向しており、それ
らの相互間はスルーホール47.を介して電気的に接続
されている。また、下層電極42.の突起した他端は、
伝送線路413の中心導体の先端部と対向しており、そ
れらの相互間は別なスルーホール47□を介して電気的
に接続されている。
集中定数キャパシタ43.を形成する上層電極42□は
端子45.および伝送線路41.の中心導体に接続され
ている。上層電極42□と端子45□に接続された導体
とは互いに対向しておりその間には空隙があり、同様に
、上層電極42□と伝送線路41.とは互いに対向して
おりその間には空隙がある。
端子45.および伝送線路41.の中心導体に接続され
ている。上層電極42□と端子45□に接続された導体
とは互いに対向しておりその間には空隙があり、同様に
、上層電極42□と伝送線路41.とは互いに対向して
おりその間には空隙がある。
ここで、本発明を実施例と対応付けておく。
第1〜第4端子は信号入出力用の端子451〜454に
対応する。第1電極、第2電極は上層電極42゜、下層
電極42.に対応する。第1〜第3キャパシタは集中定
数キャパシタ431〜433に対応する。第1〜第3線
路は高インピーダンスの伝送線路41..41□、41
3に対応する。
対応する。第1電極、第2電極は上層電極42゜、下層
電極42.に対応する。第1〜第3キャパシタは集中定
数キャパシタ431〜433に対応する。第1〜第3線
路は高インピーダンスの伝送線路41..41□、41
3に対応する。
第1図に示すような構造とすることにより、従来のハイ
ブリッド回路の端子45.および端子45tの位置を互
いに入れ替え、その動作(高周波信号の分配・合成)を
従来例と同様にしている。
ブリッド回路の端子45.および端子45tの位置を互
いに入れ替え、その動作(高周波信号の分配・合成)を
従来例と同様にしている。
ここで、本実施例によるハイブリッド回路を、例えば第
5図に示すバランス型周波数変換回路に適用する。その
場合、第5図に示すマイクロ波ハイブリッド回路31の
端子と第1図の実施例によるハイブリッド回路の端子と
の関係は、マイクロ波ハイブリッド回路31の端子32
1が第1図のハイブリッド回路の端子451、端子32
□が端子45□、端子323が端子453、端子324
が端子454にそれぞれ該当する。
5図に示すバランス型周波数変換回路に適用する。その
場合、第5図に示すマイクロ波ハイブリッド回路31の
端子と第1図の実施例によるハイブリッド回路の端子と
の関係は、マイクロ波ハイブリッド回路31の端子32
1が第1図のハイブリッド回路の端子451、端子32
□が端子45□、端子323が端子453、端子324
が端子454にそれぞれ該当する。
バランス型周波数変換回路に含まれるマイクロ波ハイブ
リッド回路31に、本発明実施例によるハイブリッド回
路を適用した場合には、その信号入力端子となるのは端
子451.端子454である。本実施例では両端子45
..45.は隣合っている。そのため、第5図に示すよ
うなバランス型周波数変換回路に適用して誘電体基板上
に一体的に形成しても、局部発振器出力信号が入力され
る入力端子35.に接続される線路と、マイクロ波ハイ
ブリッド回路31と単位ミキサ33□とを接続する線路
とは交差しない。
リッド回路31に、本発明実施例によるハイブリッド回
路を適用した場合には、その信号入力端子となるのは端
子451.端子454である。本実施例では両端子45
..45.は隣合っている。そのため、第5図に示すよ
うなバランス型周波数変換回路に適用して誘電体基板上
に一体的に形成しても、局部発振器出力信号が入力され
る入力端子35.に接続される線路と、マイクロ波ハイ
ブリッド回路31と単位ミキサ33□とを接続する線路
とは交差しない。
このように、端子45.と端子45□の交差をハイブリ
ッド回路を構成するキャパシタを利用して行なうため、
通常の伝送線路の交差においてみられるような信号漏洩
や信号の反射の問題を生じない。このような端子配置を
可能としたことにより周波数変換回路等への応用に際し
、第5図に関連して説明したような線路交差に起因する
欠点を解消できる。
ッド回路を構成するキャパシタを利用して行なうため、
通常の伝送線路の交差においてみられるような信号漏洩
や信号の反射の問題を生じない。このような端子配置を
可能としたことにより周波数変換回路等への応用に際し
、第5図に関連して説明したような線路交差に起因する
欠点を解消できる。
このように、本実施例にあっては、ハイブリッド回路中
に用いるキャパシタを絶縁膜を介した2つの導体で構成
し、この構造を利用して導体を交差させている。この導
体の交差は、従来のハイブリッド回路にないものであり
、この交差によって所望の端子配置を実現している。
に用いるキャパシタを絶縁膜を介した2つの導体で構成
し、この構造を利用して導体を交差させている。この導
体の交差は、従来のハイブリッド回路にないものであり
、この交差によって所望の端子配置を実現している。
第2図は本発明の別実施例によるハイブリッド回路の構
成を示す。この別実施例は、上記実施例における高イン
ピーダンス線路の代わりに集中定数インダクタを用いた
ものである。
成を示す。この別実施例は、上記実施例における高イン
ピーダンス線路の代わりに集中定数インダクタを用いた
ものである。
第2図において、53は集中定数キャパシタ、55、.
55□、553,554は信号入出力用の端子、59I
〜59.。は接地導体を接続するブリッジ、611,6
1□、613は集中定数インダクタである。ここで、集
中定数インダクタ617,61□と集中定数インダクタ
61.とは、その形状、長さ等は異なるが、その伝送特
性は同一である。
55□、553,554は信号入出力用の端子、59I
〜59.。は接地導体を接続するブリッジ、611,6
1□、613は集中定数インダクタである。ここで、集
中定数インダクタ617,61□と集中定数インダクタ
61.とは、その形状、長さ等は異なるが、その伝送特
性は同一である。
第2図において、集中定数キャパシタ53の相互間には
集中定数インダクタ61..612,61、が介在して
おり、信号伝送の経路を形成している。
集中定数インダクタ61..612,61、が介在して
おり、信号伝送の経路を形成している。
ところで、本発明における第1線路、第2綿路、第3線
路は、この別実施例にあっては、集中定数インダクタ6
1+、61z、61zに対応する。
路は、この別実施例にあっては、集中定数インダクタ6
1+、61z、61zに対応する。
このような構造にあっても、端子55.と端子55□と
の位置は互いに入れ替わっており、その動作(高周波信
号の分配・合成)は従来例および上述した実施例と同様
である。
の位置は互いに入れ替わっており、その動作(高周波信
号の分配・合成)は従来例および上述した実施例と同様
である。
この実施例によるハイブリッド回路を、第5図に示すバ
ランス型周波数変換回路に適用した場合、マイクロ波ハ
イブリッド回路31の端子321が第2図のハイブリッ
ド回路の端子551、端子32□が端子552、端子3
23が端子551、端子32.が端子554にそれぞれ
該当する。このように、別実施例によるハイブリッド回
路を適用した場合でも、その信号入出力の端子となるの
は隣合った両端子55+、55aであり、局部発振器出
力信号が入力される線路と、単位ミキサ332への接続
線路とは交差しない。従って、通常の伝送線路の交差に
おいてみられるような信号漏洩や信号の反射の問題を生
ぜずミニの別実施例も周波数変換回路等への応用に際し
ては、理想的な端子配置をもっていることになる。
ランス型周波数変換回路に適用した場合、マイクロ波ハ
イブリッド回路31の端子321が第2図のハイブリッ
ド回路の端子551、端子32□が端子552、端子3
23が端子551、端子32.が端子554にそれぞれ
該当する。このように、別実施例によるハイブリッド回
路を適用した場合でも、その信号入出力の端子となるの
は隣合った両端子55+、55aであり、局部発振器出
力信号が入力される線路と、単位ミキサ332への接続
線路とは交差しない。従って、通常の伝送線路の交差に
おいてみられるような信号漏洩や信号の反射の問題を生
ぜずミニの別実施例も周波数変換回路等への応用に際し
ては、理想的な端子配置をもっていることになる。
なお、ハイブリッド回路は誘電体基板の他に半導体基板
等の基板上に形成される。また、本発明には上述実施例
の他に各種の変形態様があること勿論である。
等の基板上に形成される。また、本発明には上述実施例
の他に各種の変形態様があること勿論である。
上述したように、本発明によれば、ハイブリッド回路を
構成するキャパシタの第1電極および第2電極を用いて
端子を交差させ、所望の端子配置を実現して線路交差を
除去するので、線路交差に基づく信号漏洩や信号の反射
および位相回転に起因する回路のバランス性劣化は生じ
ない。また、回路レイアウトを単純化できるので回路を
小型にできる。
構成するキャパシタの第1電極および第2電極を用いて
端子を交差させ、所望の端子配置を実現して線路交差を
除去するので、線路交差に基づく信号漏洩や信号の反射
および位相回転に起因する回路のバランス性劣化は生じ
ない。また、回路レイアウトを単純化できるので回路を
小型にできる。
第1図は本発明の一実施例によるハイブリッド回路の構
成図、 第2図は本発明の別実施例によるハイブリッド回路の構
成図、 第3図は従来例の構成図、 第4図は他の従来例の構成図、 第5図は周波数変換回路の構成ブロック図である。 図において、 11.27.37,45.55は端子、13.41は伝
送線路、 21はコプレーナ線路、 23.43.53は集中定数キャパシタ、25.49.
59はブリッジ、 31はマイクロ波ハイブリッド回路、 33は単位ミキサ、 35は入力端子、 39は交差、 42は電極、 44は絶縁膜、 47はスルーホール、 61は集中定数インダクタである。 第2図
成図、 第2図は本発明の別実施例によるハイブリッド回路の構
成図、 第3図は従来例の構成図、 第4図は他の従来例の構成図、 第5図は周波数変換回路の構成ブロック図である。 図において、 11.27.37,45.55は端子、13.41は伝
送線路、 21はコプレーナ線路、 23.43.53は集中定数キャパシタ、25.49.
59はブリッジ、 31はマイクロ波ハイブリッド回路、 33は単位ミキサ、 35は入力端子、 39は交差、 42は電極、 44は絶縁膜、 47はスルーホール、 61は集中定数インダクタである。 第2図
Claims (1)
- (1)接地導体と、 信号入出力用の第1〜第4端子と、 前記第1端子に接続された第1電極,該第1電極と対向
配置され前記第2端子に接続された第2電極,前記第1
電極と第2電極との間に介在する絶縁膜で成る第1キャ
パシタと、 前記第3端子に接続された第1導体と前記接地導体との
間で形成される第2キャパシタと、前記第4端子に接続
された第2導体と前記接地導体との間で形成される第3
キャパシタと、前記第1電極と前記第1導体との間を接
続するように形成された第1線路と、 前記第1導体と前記第2導体との間を接続するように形
成された第2線路と、 一端が前記第2導体と接続され、他端が前記第1キャパ
シタの絶縁膜を挟持し且つ前記第2電極と電気的に接続
されている第3線路と、 を少なくとも基板に形成し、前記第1端子,第1電極お
よび第1線路から成る導体系と、前記第2端子,第2電
極および第3線路から成る導体系とが、前記第1キャパ
シタの位置でその絶縁膜を介して交差するように構成し
たことを特徴とするハイブリッド回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63318092A JP2644561B2 (ja) | 1988-12-16 | 1988-12-16 | ハイブリッド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63318092A JP2644561B2 (ja) | 1988-12-16 | 1988-12-16 | ハイブリッド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02162902A true JPH02162902A (ja) | 1990-06-22 |
JP2644561B2 JP2644561B2 (ja) | 1997-08-25 |
Family
ID=18095393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63318092A Expired - Lifetime JP2644561B2 (ja) | 1988-12-16 | 1988-12-16 | ハイブリッド回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2644561B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008022232A (ja) * | 2006-07-12 | 2008-01-31 | Japan Radio Co Ltd | リミッタ回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50106550A (ja) * | 1974-01-29 | 1975-08-22 |
-
1988
- 1988-12-16 JP JP63318092A patent/JP2644561B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50106550A (ja) * | 1974-01-29 | 1975-08-22 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008022232A (ja) * | 2006-07-12 | 2008-01-31 | Japan Radio Co Ltd | リミッタ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2644561B2 (ja) | 1997-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5455545A (en) | Compact low-loss microwave balun | |
EP0927434B1 (en) | Thick film construct for quadrature translation of rf signals | |
EP0511728B1 (en) | Coplanar waveguide directional coupler and flip-chip microwave monolithic integrated circuit assembly incorporating the coupler | |
JP2002271111A (ja) | 積層バラン素子 | |
JPS59148405A (ja) | 平衡不平衡変換器 | |
US4532484A (en) | Hybrid coupler having interlaced coupling conductors | |
KR930004493B1 (ko) | 플래너 에어스트립라인-스트립라인 매직-t회로망 장치 | |
JP2004522378A (ja) | 統合マイクロストリップ接続ポートを持つ反転型コプレーナ線路 | |
CN110729544A (zh) | 一种紧凑型多线Marchand平面巴伦装置 | |
CN1202020A (zh) | 微波系统中使用的变频器 | |
JPH02162902A (ja) | ハイブリッド回路 | |
KR100386729B1 (ko) | 방향성 결합기 | |
JPH09246817A (ja) | 高周波電力分配合成器 | |
JP2000165117A (ja) | 多層方向性結合器 | |
JPS60153603A (ja) | 共平面回路 | |
JPH08116203A (ja) | トランス結合器 | |
JPH01231501A (ja) | 180度ハイブリッド | |
JP2806177B2 (ja) | 高周波電力合成分配回路 | |
JP2629404B2 (ja) | ミクサ | |
JPS62168401A (ja) | 共平面ハイブリツド回路 | |
JPH03239003A (ja) | ミキサー回路 | |
JPH01117401A (ja) | 共平面回路 | |
JPH0851307A (ja) | 平衡不平衡変換回路 | |
JPH0250641B2 (ja) | ||
JPH06350344A (ja) | 高周波ダブルバランスミクサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |