JPH02158394A - Ｉｃカード用半導体ｉｃデバイス - Google Patents
Ｉｃカード用半導体ｉｃデバイスInfo
- Publication number
- JPH02158394A JPH02158394A JP63312800A JP31280088A JPH02158394A JP H02158394 A JPH02158394 A JP H02158394A JP 63312800 A JP63312800 A JP 63312800A JP 31280088 A JP31280088 A JP 31280088A JP H02158394 A JPH02158394 A JP H02158394A
- Authority
- JP
- Japan
- Prior art keywords
- cob
- wiring layer
- card
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000007689 inspection Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 26
- 229920005989 resin Polymers 0.000 abstract description 14
- 239000011347 resin Substances 0.000 abstract description 14
- 239000003822 epoxy resin Substances 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 6
- 229920000647 polyepoxide Polymers 0.000 abstract description 6
- 239000012790 adhesive layer Substances 0.000 abstract description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000007789 sealing Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＩＣカード用半導体ＩＣデバイス、特に、検査に適応さ
せるための該デバイスの形状に関し、デバイス自体を大
きくすることなく該デバイスの詳細な検査を容易に行え
るようにし、ひいては信頼性の高い製品の供給を可能に
することを目的とし、 基板の一方の面に少な（とも１つの半導体ＩＣ千ノブを
搭載し、該チップおよび該チップのための配線層を絶縁
体で覆い、該絶縁体を規定の高さの面まで研磨して作製
される形態を有し、ＩＣカードに成形される際に該基板
の一方の面側か該カード内に埋設されるよう組み込まれ
る半導体ＩＣデバイスであって、前記絶縁体の研磨に先
立ち該絶縁体の一部分を前記配線層の一部が露出するよ
うに除去し、該露出した配線層の部分に前記半導体ＩＣ
チップの検査用電極端子を前記規定の高さの面を越えな
いように設けて構成する。
せるための該デバイスの形状に関し、デバイス自体を大
きくすることなく該デバイスの詳細な検査を容易に行え
るようにし、ひいては信頼性の高い製品の供給を可能に
することを目的とし、 基板の一方の面に少な（とも１つの半導体ＩＣ千ノブを
搭載し、該チップおよび該チップのための配線層を絶縁
体で覆い、該絶縁体を規定の高さの面まで研磨して作製
される形態を有し、ＩＣカードに成形される際に該基板
の一方の面側か該カード内に埋設されるよう組み込まれ
る半導体ＩＣデバイスであって、前記絶縁体の研磨に先
立ち該絶縁体の一部分を前記配線層の一部が露出するよ
うに除去し、該露出した配線層の部分に前記半導体ＩＣ
チップの検査用電極端子を前記規定の高さの面を越えな
いように設けて構成する。
本発明は、ＩＣカード用半導体ＩＣデバイスに関し、特
に、ＩＣカードに組み込まれて使用される、半導体ＩＣ
チップが基板上に搭載された形態を有するデバイス（以
下、ＣＯＢ （Ｃｈｉｐ Ｏｎ Ｒｏａｒｄ）と称する
）の検査に適応させるための該デバイスの形状に関する
。
に、ＩＣカードに組み込まれて使用される、半導体ＩＣ
チップが基板上に搭載された形態を有するデバイス（以
下、ＣＯＢ （Ｃｈｉｐ Ｏｎ Ｒｏａｒｄ）と称する
）の検査に適応させるための該デバイスの形状に関する
。
現在、ＩＣカード用ＣＯＢは、基板上に２１〕のＩＣチ
ップが搭載されている形態が殆どで、通常、マイクロコ
ンピュータとメモリ（ＥＥＰＲＯＭ、ＥＰＲＯＭ等）で
構成されている。
ップが搭載されている形態が殆どで、通常、マイクロコ
ンピュータとメモリ（ＥＥＰＲＯＭ、ＥＰＲＯＭ等）で
構成されている。
第５図（ａ）〜（ｄ）には従来形の一例としてのＩＣカ
ード用ＣＯＢの構成が示される。図中、２０はＣＯＢ、
１は基板、２は絶縁体層、３はダイステージ、４は配線
層、５は接着剤層、６は樹脂ダム枠、７は外部電極端子
、１１．１２はＩＣチップ、１３は銀（Ａｇ）ペースト
、１４はボンディングワイヤ、１５は封止樹脂を示す。
ード用ＣＯＢの構成が示される。図中、２０はＣＯＢ、
１は基板、２は絶縁体層、３はダイステージ、４は配線
層、５は接着剤層、６は樹脂ダム枠、７は外部電極端子
、１１．１２はＩＣチップ、１３は銀（Ａｇ）ペースト
、１４はボンディングワイヤ、１５は封止樹脂を示す。
このＣ０Ｂ２Ｏ”は、ＩＣカートに成形される際に、（
ｄ）に示される部分（外部電極端子７が形成されている
側）が外部に露出するように組み込まれる。
ｄ）に示される部分（外部電極端子７が形成されている
側）が外部に露出するように組み込まれる。
ＩＣカード用ＣＯＢでは、通電可能な電極端子はＩＳＯ
規格で８端子と規定されているため（第５図（ｄ）の外
部電極端子７を参照）、ＣＯＢの詳細な検査を行・うこ
とは大変困難である。これに対処するためυこ、外部電
極端子７と反対側（封止樹脂１５か形成されている側）
に多数の検査用電極端子を設けて００Ｂの検査に適応さ
せる方策が考えられる。
規格で８端子と規定されているため（第５図（ｄ）の外
部電極端子７を参照）、ＣＯＢの詳細な検査を行・うこ
とは大変困難である。これに対処するためυこ、外部電
極端子７と反対側（封止樹脂１５か形成されている側）
に多数の検査用電極端子を設けて００Ｂの検査に適応さ
せる方策が考えられる。
しかしながら、従来形のＩＣカード用ＣＯＢは、第６図
の上程図に示されるように、（ａ）通常の工程に従って
予め所定の寸法に形成されたモジュール基板１０を準備
し、、 （ｂ）該モジュール基板１０のダイスそ〜ジ３
上にＩｃチップ１１および１２を１艮（Ａｇ）ペース目
３で固定し、さらに配線層４とチップ上のポンデイ二／
グバ・ンドをボンディングワイヤ１４で接続し、（０封
止樹脂〕５でＩＣチップ■１．１２、配線層４、ボンデ
ィングワイヤ１４等を覆い、（ｄ）樹脂ダム枠６および
封止樹脂Ｉ５を規定の高さｔｌｏの面まで研磨す゛るご
とにより、作製される。つまり、第６図（ｄ）の工程で
ＣＯＢを規定の厚さまで研磨するため、該ＣＯＢの裏面
（通常完成品）に電極を設けることは難しい。
の上程図に示されるように、（ａ）通常の工程に従って
予め所定の寸法に形成されたモジュール基板１０を準備
し、、 （ｂ）該モジュール基板１０のダイスそ〜ジ３
上にＩｃチップ１１および１２を１艮（Ａｇ）ペース目
３で固定し、さらに配線層４とチップ上のポンデイ二／
グバ・ンドをボンディングワイヤ１４で接続し、（０封
止樹脂〕５でＩＣチップ■１．１２、配線層４、ボンデ
ィングワイヤ１４等を覆い、（ｄ）樹脂ダム枠６および
封止樹脂Ｉ５を規定の高さｔｌｏの面まで研磨す゛るご
とにより、作製される。つまり、第６図（ｄ）の工程で
ＣＯＢを規定の厚さまで研磨するため、該ＣＯＢの裏面
（通常完成品）に電極を設けることは難しい。
そのため、従来のＣＯＢの検査は、ＣＯＢに搭載されて
いるチップのマイクロコンピュータ側のテストモードで
メモリ側のテストＲＯＭを実行することにより、行われ
ている。
いるチップのマイクロコンピュータ側のテストモードで
メモリ側のテストＲＯＭを実行することにより、行われ
ている。
しかしながら、より詳細な検査を行うためには、ＲＯＭ
容量の中でテス１−ＲＯＭが占める領域を増やす必要が
ある。言い換えると、ユーザ（ＩＣカードファームウェ
ア） ＲＯＭ 領域を相対的に縮小するか、あるいは全
体のＲＯＭ容量を増大してチップ自体を大きくする手段
を採らざるを得ない。
容量の中でテス１−ＲＯＭが占める領域を増やす必要が
ある。言い換えると、ユーザ（ＩＣカードファームウェ
ア） ＲＯＭ 領域を相対的に縮小するか、あるいは全
体のＲＯＭ容量を増大してチップ自体を大きくする手段
を採らざるを得ない。
前者の手段を採った場合にはユーザのＲＯＭ領域に支障
をきたし、また、後者の手段を採った場合にはＣＯＢ自
体が大きくなるため、ＩＣカードへの適用を考えると、
いずれの場合にも好ましいとは言えない。
をきたし、また、後者の手段を採った場合にはＣＯＢ自
体が大きくなるため、ＩＣカードへの適用を考えると、
いずれの場合にも好ましいとは言えない。
このように、従来形のＩＣカード用ＣＯＢではテストＲ
ＯＭの領域は少なく抑制され、それ故、限られた検査し
か行えないため、例えばＣＯＢの量産評価の試験の際の
不良解析等を容易に行うことは困難であり、また、より
良い電気的特性のＣＯＢの選別が非常に難しかった。
ＯＭの領域は少なく抑制され、それ故、限られた検査し
か行えないため、例えばＣＯＢの量産評価の試験の際の
不良解析等を容易に行うことは困難であり、また、より
良い電気的特性のＣＯＢの選別が非常に難しかった。
本発明は、かかる従来技術における課題に鑑み創作され
たもので、ＣＯＢ自体を大きくすること７く該ＣＯＢの
詳細な検査を容易に行えるようにし、ひいては信頼性の
高い製品の供給を可能にするＩＣカード用ＣＯＢを提供
することを目的としている。
たもので、ＣＯＢ自体を大きくすること７く該ＣＯＢの
詳細な検査を容易に行えるようにし、ひいては信頼性の
高い製品の供給を可能にするＩＣカード用ＣＯＢを提供
することを目的としている。
上述した従来技術における課題を解決するため、本発明
によるＩＣカード用ＣＯＢは、基板の一方の面に少なく
とも１つの半導体ＩＣチップを搭載し、該チップおよび
該チップのための配線層を絶縁体で覆い、該絶縁体を規
定の高さの面まで研磨して作製される形態を有し、ＩＣ
カードに成形される際に該基板の一方の面側が該カード
内に埋設されるよう組み込まれることを前提とし、前記
絶縁体の研磨に先立ち該絶縁体の一部分を前記配線層の
一部が露出するように除去し、該露出し２だ配線層の部
分に前記半導体ＩＣチップの検査用電極端子を前記規定
の高さの面を越えｔζいようＧこ設りたことを特徴とす
る。
によるＩＣカード用ＣＯＢは、基板の一方の面に少なく
とも１つの半導体ＩＣチップを搭載し、該チップおよび
該チップのための配線層を絶縁体で覆い、該絶縁体を規
定の高さの面まで研磨して作製される形態を有し、ＩＣ
カードに成形される際に該基板の一方の面側が該カード
内に埋設されるよう組み込まれることを前提とし、前記
絶縁体の研磨に先立ち該絶縁体の一部分を前記配線層の
一部が露出するように除去し、該露出し２だ配線層の部
分に前記半導体ＩＣチップの検査用電極端子を前記規定
の高さの面を越えｔζいようＧこ設りたことを特徴とす
る。
上述した構成によれば、ＩＣカー１″！こ成形さ才′）
る際にカード内に埋設される基板の面倒に、検査用電極
端子が、最終的に絶縁体が研磨された場合でも損傷する
ことなく無事残るよ′）にチップの西ｅ線層に接続して
形成されている。
る際にカード内に埋設される基板の面倒に、検査用電極
端子が、最終的に絶縁体が研磨された場合でも損傷する
ことなく無事残るよ′）にチップの西ｅ線層に接続して
形成されている。
従って、該電極端子を通して外部より詳細な検査を行う
ことが可能となり、従来形に見られたような内部のテス
トＲＯＭ’Ｆｉｆｆ域の増大といった弊害を回避するこ
とができる。つまり１、ＣＯＢ自体を大きくすることな
く内部ＩＣのより詳細な検査を容易に行うことができ、
ひいては信頼性の高い製品の供給に寄与させることがで
きる。
ことが可能となり、従来形に見られたような内部のテス
トＲＯＭ’Ｆｉｆｆ域の増大といった弊害を回避するこ
とができる。つまり１、ＣＯＢ自体を大きくすることな
く内部ＩＣのより詳細な検査を容易に行うことができ、
ひいては信頼性の高い製品の供給に寄与させることがで
きる。
なお、本発明の他の構成上の特徴および作用の詳細につ
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。
し実施例〕
第１図には本発明の一実施例としてのＩＣカー）川ＣＯ
Ｂの構成か示される。図中、（ａ）は斜視図、（１〕）
は裏面図、（ｃ）はＣ−Ｃ線断面図、（ｄ）はＤ −、
−Ｄ線断面図、（ｅ）は表面図を表す。なお、ここで［
表面ｊおよび「裏面」とは、それぞれ、ＣＯＢがＩＣカ
ードに成形された時に外部に露出する側、内部に埋設さ
れる側という意味で用いられる。
Ｂの構成か示される。図中、（ａ）は斜視図、（１〕）
は裏面図、（ｃ）はＣ−Ｃ線断面図、（ｄ）はＤ −、
−Ｄ線断面図、（ｅ）は表面図を表す。なお、ここで［
表面ｊおよび「裏面」とは、それぞれ、ＣＯＢがＩＣカ
ードに成形された時に外部に露出する側、内部に埋設さ
れる側という意味で用いられる。
第１図において、２０はＣＯＢ、１はガラスエポキシ樹
脂からなる基板、２はガラスエポキシ樹脂からなる絶縁
体層、３は半導体ＩＣチップを搭載するだめのグイステ
ージ、４はポンプイングリ−１を含む配線層、５は接着
剤層、６ばガラスエポキシ樹脂からなるダム枠、７はＣ
ＯＢを通常動作させるために用いられる外部電極端子、
１１および１２はそれぞれマイクロコンビ、−夕、ＥＥ
ＰＲＯＭ等のメモリを構成するＩＣチップ、１３は該デ
ツプをグイステージに固定するだめの６１（Ａｇ）ペー
スト、１４は配線層とチップ上のポンディングパッドを
接続するだめのボンティングワイヤ、１５はＩＣチップ
、配線層、ボンディングワイヤ等を封ｔｌ ！−＋て外
部と絶縁するためのガラスエポキシ樹脂からなる絶縁体
層、そして、１６はＣＯＢ検査用の電極端子を示す。
脂からなる基板、２はガラスエポキシ樹脂からなる絶縁
体層、３は半導体ＩＣチップを搭載するだめのグイステ
ージ、４はポンプイングリ−１を含む配線層、５は接着
剤層、６ばガラスエポキシ樹脂からなるダム枠、７はＣ
ＯＢを通常動作させるために用いられる外部電極端子、
１１および１２はそれぞれマイクロコンビ、−夕、ＥＥ
ＰＲＯＭ等のメモリを構成するＩＣチップ、１３は該デ
ツプをグイステージに固定するだめの６１（Ａｇ）ペー
スト、１４は配線層とチップ上のポンディングパッドを
接続するだめのボンティングワイヤ、１５はＩＣチップ
、配線層、ボンディングワイヤ等を封ｔｌ ！−＋て外
部と絶縁するためのガラスエポキシ樹脂からなる絶縁体
層、そして、１６はＣＯＢ検査用の電極端子を示す。
本実施例のＣ０Ｂ２Ｏの特徴は、特に第１図（ｄ）の断
面図に示されるように、樹脂ダム枠６（接着剤層５を含
む）の一部分を配線Ｎ４の一部が露出するように除去し
、その露出した配線層の部分にＣＯＢ検査用の電極端子
１６を規定の高さＩｌｏの面を越えないように設けたこ
とにある。
面図に示されるように、樹脂ダム枠６（接着剤層５を含
む）の一部分を配線Ｎ４の一部が露出するように除去し
、その露出した配線層の部分にＣＯＢ検査用の電極端子
１６を規定の高さＩｌｏの面を越えないように設けたこ
とにある。
このＣ０Ｂ２Ｏは、第２図（ａ）〜（ｆ）の製造工程図
に示されるように、 （ａ）通常の工程に従って予め所定の寸法に形成された
モジュール基板１０を準備し、 （ｂ）該モジュール基板１０のダイステージ３上にＩＣ
チップ１１および１２ （１２は図示せず）を銀（Ａｇ
）ペースト１３で固定し、さらに配線層４とチップ上の
ホンディングバットをボンディングワイヤ１４で接続し
、 （ｃ）ガラスエポキシ樹脂１５によりＩＣチップ１１お
よび１２、配線層４、ホンディングワイヤ１４等を覆っ
て封止し、 （ｄ）樹脂ダム枠６（接着剤層５を含む）の一部分を配
線層４の一部が露出するように除去し、（ｅ）その露出
した配線層の部分にＣＯＢ検査用の電極端子１６を規定
の高さＨ２Ｏ面を越えないように形成し、そして、 （ｆ）樹脂ダム枠６および封止樹脂１５を規定の高さＨ
ｏの面まで研磨することにより、作製される。
に示されるように、 （ａ）通常の工程に従って予め所定の寸法に形成された
モジュール基板１０を準備し、 （ｂ）該モジュール基板１０のダイステージ３上にＩＣ
チップ１１および１２ （１２は図示せず）を銀（Ａｇ
）ペースト１３で固定し、さらに配線層４とチップ上の
ホンディングバットをボンディングワイヤ１４で接続し
、 （ｃ）ガラスエポキシ樹脂１５によりＩＣチップ１１お
よび１２、配線層４、ホンディングワイヤ１４等を覆っ
て封止し、 （ｄ）樹脂ダム枠６（接着剤層５を含む）の一部分を配
線層４の一部が露出するように除去し、（ｅ）その露出
した配線層の部分にＣＯＢ検査用の電極端子１６を規定
の高さＨ２Ｏ面を越えないように形成し、そして、 （ｆ）樹脂ダム枠６および封止樹脂１５を規定の高さＨ
ｏの面まで研磨することにより、作製される。
この場合、ＣＯＢ検査用の電極端子１６の大きさおよび
配列については特に限定されない。要は、ＣＯＢの詳細
な検査に必要な分だけ電極端子が設けられていればよい
。また、該電極端子と実際の配線との間の接続は、スル
ーホール等の知られている手段を用いて行われる。さら
に、工程（ｅ）においてＣＯＢ検査用の電極端子１６は
規定の高さｌｌ。
配列については特に限定されない。要は、ＣＯＢの詳細
な検査に必要な分だけ電極端子が設けられていればよい
。また、該電極端子と実際の配線との間の接続は、スル
ーホール等の知られている手段を用いて行われる。さら
に、工程（ｅ）においてＣＯＢ検査用の電極端子１６は
規定の高さｌｌ。
の面を越えないように形成されているので、最後の工程
（ｆ）で樹脂ダム枠６および封止樹脂１５を該規定の高
さ１１０の面まで研磨したとしても、該検査用電極端子
１６は研磨されることなく無事に残る。
（ｆ）で樹脂ダム枠６および封止樹脂１５を該規定の高
さ１１０の面まで研磨したとしても、該検査用電極端子
１６は研磨されることなく無事に残る。
第２図（ａ）〜（ｆ）の工程に従い作製されたＣ ＯＢ
は、以下に説明する適用例に従って検査が行われる。
は、以下に説明する適用例に従って検査が行われる。
すなわち、−例として第３図（ａ）に示されるように、
Ｃ０Ｂ２Ｏの検査用電極端子１６をカードエツジコネク
タ２１．２２と見立て接触させ、測定機等に接続して該
ＣＯＢの検査、評価等を行う。
Ｃ０Ｂ２Ｏの検査用電極端子１６をカードエツジコネク
タ２１．２２と見立て接触させ、測定機等に接続して該
ＣＯＢの検査、評価等を行う。
また、他の例として第３図（ｂ）に示されるように、Ｃ
０Ｂ２Ｏの検査用電極端子１６を通常のＬＣＣパッケー
ジのＩＣと見立てＩＣソケット２３を作製して接触させ
る。それにより、ＣＯＢが良（ＯＫ）か不良（ＮＧ）か
の判定検査の際に、短時間で多数量の検査が可能になる
。
０Ｂ２Ｏの検査用電極端子１６を通常のＬＣＣパッケー
ジのＩＣと見立てＩＣソケット２３を作製して接触させ
る。それにより、ＣＯＢが良（ＯＫ）か不良（ＮＧ）か
の判定検査の際に、短時間で多数量の検査が可能になる
。
検査の結果、「良」と判定されたＣＯＢは、例えば第４
図に一例として示されるように、ＣＯＢの表面（外部電
極端子７が形成されている面）が外部に露出するように
ＩＣカード２４に組み込まれる。従って、ＣＯ［３の裏
面（検査用電極端子１６が形成されている面）はカード
内に埋設され、外部からの接触は不可能となるため、Ｉ
Ｃカードとしての安全性（セキ−入りティ）を維持する
ことができる。
図に一例として示されるように、ＣＯＢの表面（外部電
極端子７が形成されている面）が外部に露出するように
ＩＣカード２４に組み込まれる。従って、ＣＯ［３の裏
面（検査用電極端子１６が形成されている面）はカード
内に埋設され、外部からの接触は不可能となるため、Ｉ
Ｃカードとしての安全性（セキ−入りティ）を維持する
ことができる。
［発明の効果］
以上説明したよ）に本発明によれば、ＣＯＢ自体を大き
くすることなく内部ＩＣのより詳細な検査を容易に行う
ことができ、それによってＩＣカード用ＣＯＢの不良混
在率が下がり、信頼性の高い製品の供給か可能になる。
くすることなく内部ＩＣのより詳細な検査を容易に行う
ことができ、それによってＩＣカード用ＣＯＢの不良混
在率が下がり、信頼性の高い製品の供給か可能になる。
また、フィールドで障害が発生した場合に、ユーザより
返却された製品に対し１．メーカ側での不良解析を容易
に且つ短時間で行うことができる。
返却された製品に対し１．メーカ側での不良解析を容易
に且つ短時間で行うことができる。
第１図（ａ）〜（ｅ）は本発明の一実施例としてのＩＣ
カー１−用ＣＯＢの構成を示す図、第２図（ａ）〜Ｃｆ
）は第１図のＣＯＢの製造工程図、 第３図（ａ）および（ｂ ）は第１図のＣＯＢを検査す
る場合の適用例を示す図、 第４図は第１図のＣＯＢをＩＣカードに成形した時の構
成図、 第５図（ａ）〜（ｄ）は従来形の一例としてのＩＣカー
ド用ＣＯＢの構成を示す図、 第６図（ａ）〜（ｄ）は第５図のＣＯＢの製造工程図、 である。 （符号の説明） ４・・・配線層、 ６・・・樹脂ダム枠（絶縁体）、 １０・・・（モジュール）基板、 工１．１２・・・半導体ＩＣチップ、 １５・・・封止樹脂（絶縁体）、 １６・・・チップ（ＣＯＢ）検査用電極端子、Ｈｏ・・
・（ＣＯＢの）規定の高さ。
カー１−用ＣＯＢの構成を示す図、第２図（ａ）〜Ｃｆ
）は第１図のＣＯＢの製造工程図、 第３図（ａ）および（ｂ ）は第１図のＣＯＢを検査す
る場合の適用例を示す図、 第４図は第１図のＣＯＢをＩＣカードに成形した時の構
成図、 第５図（ａ）〜（ｄ）は従来形の一例としてのＩＣカー
ド用ＣＯＢの構成を示す図、 第６図（ａ）〜（ｄ）は第５図のＣＯＢの製造工程図、 である。 （符号の説明） ４・・・配線層、 ６・・・樹脂ダム枠（絶縁体）、 １０・・・（モジュール）基板、 工１．１２・・・半導体ＩＣチップ、 １５・・・封止樹脂（絶縁体）、 １６・・・チップ（ＣＯＢ）検査用電極端子、Ｈｏ・・
・（ＣＯＢの）規定の高さ。
Claims (1)
- 基板（１０）の一方の面に少なくとも１つの半導体ＩＣ
チップ（１１、１２）を搭載し、該チップおよび該チッ
プのための配線層（４）を絶縁体（６、１５）で覆い、
該絶縁体を規定の高さ（Ｈ＿０）の面まで研磨して作製
される形態を有し、ＩＣカードに成形される際に該基板
の一方の面側が該カード内に埋設されるよう組み込まれ
る半導体ＩＣデバイスであって、前記絶縁体の研磨に先
立ち該絶縁体の一部分を前記配線層の一部が露出するよ
うに除去し、該露出した配線層の部分に前記半導体ＩＣ
チップの検査用電極端子（１６）を前記規定の高さの面
を越えないように設けたことを特徴とするＩＣカード用
半導体ＩＣデバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312800A JPH02158394A (ja) | 1988-12-13 | 1988-12-13 | Ｉｃカード用半導体ｉｃデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312800A JPH02158394A (ja) | 1988-12-13 | 1988-12-13 | Ｉｃカード用半導体ｉｃデバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02158394A true JPH02158394A (ja) | 1990-06-18 |
Family
ID=18033556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63312800A Pending JPH02158394A (ja) | 1988-12-13 | 1988-12-13 | Ｉｃカード用半導体ｉｃデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02158394A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233058B2 (en) | 2001-04-02 | 2007-06-19 | Renesas Technology Corp. | Memory card with an adaptor |
-
1988
- 1988-12-13 JP JP63312800A patent/JPH02158394A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233058B2 (en) | 2001-04-02 | 2007-06-19 | Renesas Technology Corp. | Memory card with an adaptor |
| US7239011B2 (en) | 2001-04-02 | 2007-07-03 | Renesas Technology Corp. | Memory card with a cap having indented portions |
| US7271475B2 (en) | 2001-04-02 | 2007-09-18 | Renesas Technology Corp. | Memory card with connecting portions for connection to an adapter |
| US7294918B2 (en) | 2001-04-02 | 2007-11-13 | Renesas Technology Corp. | Memory card with connecting portions for connection to an adapter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8869387B2 (en) | Methods for making microelectronic die systems | |
| US6956294B2 (en) | Apparatus for routing die interconnections using intermediate connection elements secured to the die face | |
| US6429675B2 (en) | Structure and method for probing wiring bond pads | |
| JPH0922929A (ja) | Ｂｇａパッケージ半導体素子及びその検査方法 | |
| JP2738568B2 (ja) | 半導体チップモジュール | |
| TW200812052A (en) | Semiconductor stack package for optimal packaging of components having interconnections | |
| JP2703204B2 (ja) | ボール・グリッド・アレイ半導体パッケージのワイヤボンディング検査方法 | |
| CN112526315B (zh) | 一种封装芯片的测试方法 | |
| JP2536419B2 (ja) | 半導体集積回路装置 | |
| JPH02158394A (ja) | Ｉｃカード用半導体ｉｃデバイス | |
| US8871532B2 (en) | Method of manufacturing semiconductor device | |
| JP3854819B2 (ja) | 半導体装置の製造方法 | |
| JP2001007275A (ja) | 半導体装置及びそのテスト方法 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JP2985423B2 (ja) | 半導体装置 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3024046B2 (ja) | 半導体パッケージ | |
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 | |
| JP2924847B2 (ja) | 半導体パッケージ | |
| JP2002305265A (ja) | 試験用端子内蔵半導体装置およびその試験方法 | |
| JPS61253847A (ja) | 高信頼度を有する半導体装置 | |
| JP3055984U (ja) | 複数チップモジュールパッケージ構造 | |
| JP2003078072A (ja) | 半導体装置の製造方法 | |
| JPS61269326A (ja) | 半導体装置 | |
| JPH06347509A (ja) | 半導体装置 |