JPH0215708A - スイッチトキャパシタ増幅器回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技栃分Ｊ 本発明は、電子増幅器回路に関するものであって、更に
詳細には、オペアンプを基礎にしており且つ抵抗要素を
置換させる為にスイッチトキャパシタ回路を使用する増
幅器回路に関するものである。

従】Ｕえ販 多くの従来の増幅器回路デザインは、集積回路として製
造するのに適していなかった。何故ならば、これらのデ
ザインにおいて必要とされるインダクタ、大型コンデン
サ値、又は精密な抵抗値等の成る部品は、標準的な金属
・酸化物・半導体（ＭＯ，５）１１造プロセスで容易に
得ることが可能ではないからである。従って、これらの
困難な部品に対する必要性を取り除く為に新たなデザイ
ンが開発されている。本発明は、臨界値抵抗を、容易に
集積化させることの可能なスイッチトキャパシタ回路で
置換させることにより、この傾向を更に前進させるもの
である。

従来公知の増幅器回路を第１図に示しである。

この回路は、反転入力端子１４、非反転入力端子１６、
及び単一の出力端子１８を具備するオペアンプ（演算増
幅器）１２を使用している。入力信号■１は入力抵抗Ｒ
１を介して反転入力端子１４へ通過する。非反転入力端
子は接地接続されている。出力端子１８における出力信
号は、出カッド■２において増幅器回路出力信号を与え
る。該出力信号は、また、フィードバック抵抗Ｒ２を介
して反転入力端子１４へ帰還される。

この回路のｖ１ノードからｖ２ノードへの利得及びその
他の応答特性は、出力端子１８から反転入力端子１４へ
のフィードバック経路内の要素によって決定される。特
に、図示した形態において、該回路の電圧利得Ｖ２／Ｖ
ｌは、入力抵抗Ｒ１に対するフィードバック抵抗Ｒ２の
比によって設定される。該回路の周波数応答を制御する
為に該フィードバック経路内において屡々コンデンサ（
キャパシタ）が使用される。

この増幅器回路をＭＯ８集積回路として直接実現させる
場合の問題は、製造プロセス完了後の抵抗の正確な値を
予測することができないということである。従って、Ｒ
１に対するＲ２の正確な比を達成することを確保するこ
とは内壁である。従って、該回路の電圧利得を正確に予
測することはできない。本発明は、該抵抗要素を置換さ
せる為にスイッチトキャパシタ回路を提供している。該
スイッチトキャパシタ回路は小さなコンデンサ及びスイ
ッチングトランジスタから構成されている。

小さなコンデンサは、絶縁物質として使用する酸化物層
に高度の−様な厚さを与え且つ微細マスキング方法を使
用することによりコンデンサ面精の精密な制御を与える
ことによって、極めて精密に製造することが可能である
。スイッチングトランジスタを精密に製造することが可
能であり、且つ一対のクロック信号によって制御するこ
とが可能である。従って、スイッチトキャパシタ回路の
特性を予測し且つ制御することが可能である。このこと
は、特定的で、安定性があり且つ予測可能な利得を持っ
た最終的な増幅器回路を製造することを可能とする。

スイッチトキャパシタ回路は、１組のコンデンサへの信
号の印加を制御する為にスイッチングトランジスタを使
用する。スイッチング動作周波数及びスイッチ及びトラ
ンジスタの配列を制御することによって、電荷転送速度
、周波数選択性特性。

又はデジタルサンプル及びホールド動作を達成すること
が可能である。

スイッチトキャパシタ回路は、バンドパスフィルタの製
造において使用されている。それらは、また、以前に、
オペアンプのフィードバックループにおいて使用されて
いるが、特定の形態においてではなくまた本発明の有効
な特性を与えるものでもない。

例えば、第２図は、第１図のオペアンプ回路の抵抗Ｒ１
及びＲ２が標準的なスイッチトキャバシタ回路−１換さ
れた従来公知の増幅器回路を示している。

第１図の入力抵抗Ｒ１は、第２図において、スイッチ２
０及び２１、入力コンデンサＣ１、及びスイッチ２２及
び２３で置換されている。第１図のフィードバック抵抗
Ｒ２は、第２図において、スイッチ４０及び４１、フィ
ードバックコンデンサＣ２、及びスイッチ４２及び４３
と置換されている。

該スイッチは、ＭＯＳスイッチングトランジスタの幾つ
かの公知の形態のいずれかによって実現されている。第
２図に示した如き最も簡単な実施例は、パストランジス
タとして単一のＭＯＳトランジスタを使用している。該
スイッチは、関連するコンデンサを交互に接続させるか
又は接地させる為に、第３図において示した如く非重畳
型クロック信号Ｐ１及びＲ２によって制御される。該コ
ンデンサが単一経路において接続されていない場合、そ
れは接地ヘスイッチされて電荷の蓄積を防止し、そのこ
とは入力信号を正確に追従することを阻止する。例えば
、クロック信号Ｐ１の期間中、スイッチ２０及び２２は
、入力経路として入力コンデンサＣ１を接続し、且つス
イッチ４０及び４２は、フィードバック経路としてフィ
ードバックコンデンサＣ２を接続する。クロック信号Ｒ
２期間中、入力コンデンサ”Ｃ１はスイッチ２１及び２
３によって接地され且つフィードバックコンデンサＣ２
はスイッチ４１及び４３によって接地される。

各コンデンサは、それが該単一経路内にスイッチされた
場合の期間中にのみ信号を通過させるので、全信号転送
は、それが該単一経路からスイッチオフされた時間に比
例して減少される。この様に、スイッチトキャパシタ回
路は、従前の抵抗要素の使用を置換させるものである。

抵抗要素を置換させる為にスイッチトキャパシタを使用
するその他の例は米国特許筒４，４０４゜５２５号に開
示されており、この場合スイッチトキャパシタが入力及
びフィードバック経路内に設けられており、一方米国特
許第４，４４１，０８０号にも開示されており、この場
合スイッチトキャパシタはフィードバック経路内に設け
られている。

幾つかの問題がこれらの従来技術の場合に発生する。第
１に、入力及びフィードバック信号は、該コンデンサが
スイッチンインされた場合の期間中にのみサンプルされ
る。このことは、より一層線形の信号が所望される場合
に、「ステアステップ（階段）」乃至はエリアシング型
の波形歪が発生される。

別の問題は、フィードバックコンデンサがスイッチアウ
トされた場合のフィードバック経路の特性を劇的に変化
させることである。該フィードバック経路は、期間の一
部に対しては単に開回路である。このことは、回路動作
において劇的な変化を発生させることがある。例えば、
フィードバック経路が開放されると、増幅器機能を維持
する為にホールド用即ち保持用コンデンサが必要とされ
る場合がある。スイッチングトランジスタにおける寄生
容量は、デフォルトによりこの機能を達成することが可
能である。然し乍ら、この容量は、周波数敏感性特性を
導入し且つ増幅器特性に対して寄生極（ポール）を付加
し、基本的に該回路にローパスフィルタ動作を課すこと
となる。

１−孜 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、特に上述した両方の
問題を解消するものであり、ステアステップ歪を回避し
、且つ安定なフィードバック経路特性を維持することが
可能なスイッチトラキャパシタ増幅器回路を提供するこ
とを目的とする。

遭−」父 本発明は、精密な抵抗及び抵抗比を置換させる為の製造
容易なトランジスタ及びコンデンサを特徴とする特の回
路を提供するものである。本発明において使用するスイ
ッチトキャパシタ回路は゛、精密に製造することが可能
であり、且つ本回路利得は極めて精密に予測することが
可能なものである。本発明は、交互に信号のサンプルを
取るスイッチトキャパシタ回路を使用する。この様に、
ステアステップ歪が減少され、且つフィードバック経路
特性は、スイッチングサイクルを介して安定状態にとど
まる。

第４図は本発明に基づく増幅器回路を示している。第１
図の通常の増幅器回路の抵抗要素は、各々、一対のスイ
ッチトキャパシタ回路で置換されている。各スイッチは
、第３図に示した如く、−対の非重畳型クロック信号Ｐ
１又はＰ２の１つによって活性化される。

第４図に示した如く、本発明においては、入力信号ｖ１
は、一対のスィッチ１〜キヤパシタ回路へ分割される。

クロック信号Ｐ１の期間中、入力信号はスイッチ２０及
び２２によって入力コンデンサＣ１を介して反転入力端
子１４へ接続される。

クロック信号Ｐ２の期間中、該信号は、スイッチ２４及
び２６によって、入力コンデンサＣ３を介して、反転入
力端子１４へ接続される。この一対の入力回路の使用に
より且つその活性化期間中に各回路によるサンプリング
によって、該入力信号は該スイッチングサイクルを介し
てサンプルされ、ステアステップ歪をスイッチングサイ
クルの半分の期間中サンプリングを行うことのない従来
技術回路と比較して減少させる。

Ｐ２クロック信号の期間中、入力コンデンサＣ１はスイ
ッチ２１及び２３によって接地される。

Ｐ１クロック信号の期間中、入力コンデンサＣ３はスイ
ッチ２５及び２７によって接地される。この接地により
、該コンデンサ上に電荷が蓄積することはできず、且つ
該信号は一層正確に追従され得る。

同様に、出力端子１８からのフィードバック信号は、２
個のスイッチトキャパシタ回路間のスイッチングによっ
て制御される。クロック信号Ｐ１の期間中、フィードバ
ック信号は、フィードバックコンデンサＣ２を介してス
イッチ４０及び４２によって反転入力端子１４へ接続さ
れる。クロック信号Ｐ２期間中、フィードバック信号は
、スイッチ４４及び４６によって、フィードバックコン
デンサＣ４を介して反転入力端子１４へ接続される。

Ｐ２クロック信号期間中、フィードバックコンデンサＣ
２は、スイッチ４１及び４３によって接地される。Ｐ１
クロック信号期間中、フィードバックコンデンサＣ４は
スイッチ４５及び４７によって接地される。この接地に
より、電荷は該コンデンサ上に蓄積することができず、
且つ該信号はより正確に追従され得る。

このスイッチトキャパシタ増幅器回路の利得は、フィー
ドバック容量に対する入力容量の比、即ちＣ２に対する
Ｃ１の比又はＣ４に対するＣ３の比によって設定される
。例えば、Ｃ１はＣ３と等しくある必要がないが、スイ
ッチングサイクルの各半分の期間中に等しい利得を確保
するために、Ｃ１／Ｃ２の比はＣ３／Ｃ４の比と等しく
あるべきである。

入力及びフィードバック回路におけるマツチ即ち整合し
たコンデンサ及びマツチしたスイッチの使用は、また、
クロックフィードスルー、即ち出力信号にクロック信号
成分が表われること、を減少させる。このことは、反対
のクロック位相で動作する２つのマツチ即ち整合したコ
ンデンサによる該クロック信号の自己相殺によって達成
される。

フィードバック及び入力コンデンサの値を精密に製造す
ることが可能であるので、これらのコンデンサの間の比
、及び該増幅器の利得を精密に予測することが可能であ
る。また、該利得は、付加的なコンデンサ内でスイッチ
ングすることにより変化させることが可能である。

該フィードバック経路は、スイッチングサイクル両方の
半分の期間中に与えられるので、スイッチングサイクル
期間中は安定である。

入力又はフィードバック経路において何等サンプルされ
ない期間が発生しないので、エリアシングが発生するこ
とはなくまた波形歪も殆ど発生しないし、また−層線形
性の出力が与えられる。

失許桝 第５図は１本発明の好適な実施例を示している。

この実施例は、第４図に示した前の実施例よりも使用す
るスイッチングトランジスタの数は少ない。

第５図に示した好適実施例においては、反転入力端子１
４と非反転入力端子１６と出力端子１８とを具備するオ
ペアンプ１２を使用している。非反転入力端子１６は、
接地又は基準電圧へ接続されている。出力端子１８は出
カノードｖ２へ接続されている。

一対の第１及び第２入力コンデンサＣ１及びＣ３、及び
一対の第１及び第２フィードバックコンデンサＣ２及び
Ｃ４を使用している。

出力端子１８は交互に２つのフィードバック経路を介し
て反転入力端子１４ヘフイードバツクされている。第１
フイードバツク経路は、スイッチ４０及び４１、フィー
ドバックコンデンサｃ２、及びスイッチ２２及び２３か
ら構成されている。

第２フイードバツク経路は、スイッチ４４及び４５、フ
ィードバックコンデンサＣ４、及びスイッチ２６及び２
７から構成されている。

入カノードｖ１からの入力信号は、交互に２つの入力経
路を介して反転入力端子へ接続される。

第１入力経路は、スイッチ２０及び２１、入力コンデン
サＣ１，及びスイッチ２２及び２３から構成されている
。第２入力経路は、スイッチ２４及び２５、入力コンデ
ンサＣ３，及びスイッチ２６及び２７から構成されてい
る。

スイッチ２２及び２３、及びスイッチ２６及び２７が入
力及びフィードバック経路の両方によって使用されてい
ることが理解される。本実施例が第４図に示した実施例
におけるよりも使用するスイッチングトランジスタの数
が少なくてすむのは、この結合した使用の為である。

該スイッチは、第３図に示した如く、２個の非重畳型ク
ロック信号Ｐ１又はＰ２の一方によって制御される。多
少遅延されているか又は前進されているタロツク信号は
、成るスイッチングのオーバーラツプ即ち重畳又は排他
性が所望される場合に、トランジスタのスイッチングを
精密にシーケンス動作させるために使用することが可能
である。

入力経路において、例えば入力コンデンサＣ１を例にと
る。Ｐ１クロック信号期間中、入カノード■１上の入力
信号は、スイッチ２０を介して、入力コンデンサＣ１の
第１プレートへ導通される。

該信号は、入力コンデンサＣ１の第２プレートからスイ
ッチ２２を介して反転入力端子１４へ続行する。Ｐ２ク
ロック信号期間中、スイッチ２０及び２２は開放し、入
力コンデンサＣ１を入力信号から分離させる。スイッチ
２１及び２３は導通状態となり且つコンデンサＣ１を接
地させる。該コンデンサを接地させることにより、該入
力信号の正確な追従を阻止することのある蓄積電荷を除
去させる。入力コンデンサＣ３上において同様の動作が
発生するが、交互のクロック信号においてである。

フィードバック経路中において、フィードバックコンデ
ンサＣ２を例に取る。Ｐ１クロック信号期間中、出力端
子１８は、スイッチ４０によって第１フイードバツクト
ランジスタＣ２の第１プレートへ接続される。第１フィ
ードバックコンデンサＣ２の第２プレートは、スイッチ
２２によって、反転入力端子１４へ接続される。Ｐ２ク
ロック信号期間中、スイッチ４０及び２２は開放し、フ
ィードバックコンデンサＣ２をフィードバック信号から
分離させる。スイッチ４１及び２３は導通し、且つフィ
ードバックコンデンサＣ２を接地させる。

該コンデンサを接地させることにより、該フィードバッ
ク信号の正確な追従を阻止することのある蓄積電荷が除
去される。同様の動作がフィードバックコンデンサＣ４
上で発生するが、交互のクロック信号上においてである
。

従って、交互のクロック信号Ｐ１及びＰ２の期間中、交
互の対の入力及びフィードバックコンデンサが動作する
。

入力又はフィードバック経路においてサンプルされるこ
とのない期間は発生しないので、エリアシングが発生す
ることはなく且つ波形歪は殆ど発生することがない、更
に、より一層線形的な出力が与えられる。

第６図は、精密抵抗回路網を必要とすることなしに精密
な比で複数個の入力信号を結合するための加算用増幅器
における本発明の別の有用な適用を示している。第１入
力ノードｖ１からの第１入力信号は、一対の入力コンデ
ンサＣ１及びＣ３上へ交互にいれられる。第２入力ノー
ドｖ３からの第２入力信号が一対の入力コンデンサＣ５
及びＣ７上へ交互にいれられる。１組のフィードバック
コンデンサＣ２及びＣ４のみが必要とされるにすぎない
。該対の入力コンデンサからの信号が反転入力端子１４
において加算される。各入力信号は、その入力コンデン
サの値に比例して加算される。

該フィードバックコンデンサの値は、該ステージ即ち段
の全体的な利得を決定する為に設定される。

２入力回路の場合、出力電圧は以下の如くである。

Ｖ２＝−（ＣＩ／Ｃ２）傘Ｖ１−　（Ｃ５／Ｃ２）拳Ｖ
３この加算用増幅器回路の利点は、鎖車さな入力コンデ
ンサ間において精密な比を得ることが可能であるという
ことである。従って、各入力から結合された信号の量は
精密に設定させることが可能である。また、該比は付加
的なコンデンサにおいてスイッチングすることにより変
化させることが可能である。

この加算用増幅器は、各付加的な入力に対して一対の入
力コンデンサ及びスイッチを付加することにより付加的
な入力信号を包含すべく拡張させることが可能である。

付加的なフィードバックコンデンサは必要ではない。

本発明において使用されるスイッチは、ＭＯＳスイッチ
ングトランジスタの幾つかの公知の形態のいずれかによ
って実現させることが可能である。

最も簡単な実施形態は、パストランジスタとして単一の
ＭＯＳトランジスタを使用することである。

然し乍ら、いずれかのスイッチ端子へ外部的に印加され
る高又は低の電圧による場合であってもスイッチング作
用を確保する為に、各スイッチに対して伝達ゲートとし
て知られる一対のトランジスタが好適である。第７図は
、伝達ゲートを使用する好適なスイッチ実施例でスイッ
チ２ｏ及び２１を置換した場合を示している。各スイッ
チは、ｎチャンネル及びｐチャンネルＭＯＳトランジス
タを包含している。スイッチ２０は、クロック信号Ｐ１
及びその反転信号Ｐ１によって制御される。

クロック信号Ｐ１が高である場合、従ってその反転信号
Ｐ１が低である場合、両方のトランジスタは導通状態で
ある。従って、スイッチ２０は閉成されており且つクロ
ック信号Ｐ１期間中導通しているものとして見ることが
可能である。Ｐ１クロック信号の周波数及びパルス幅は
、スイッチ２０を介して転送される信号の量を制御すべ
く設定させることが可能である。

従って、本発明においては、最終的な利得を精密に予測
することが可能であり、且つ増幅器が歪を減少させてお
り且つ信号の線形性出力を改善しているスイッチトキャ
パシタ増幅器を提供している。本発明は、また、精密な
比で入力信号を結合乃至は合体させることの可能な加算
用増幅器の構成へ拡張させることが可能である。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は入力抵抗Ｒ１及びフィードバック抵抗Ｒ２を使
用するオペアンプ用の従来の回路を示した説明図、第２
図は標準的なスイッチトキャパシタ回路を具備する第１
図の抵抗を置換する従来の回路を示した説明図、第３図
は本発明において使用することの可能な非重畳型クロッ
ク信号Ｐ１及びＰ２を示した説明図、第４図は本発明に
基づくスイッチトキャパシタ増幅器を示した説明図、第
５図は必要とされるスイッチングトランジスタの数を減
少させる本発明の好適実施例を示した説明図、第６図は
精密な抵抗回路網を必要とすることのない精密な比で複
数個の入力信号を結合させる為の加算用増幅器における
本発明の有用な適用例を示した説明図、第７図は本発明
において使用するトランジスタスイッチの好適実施例を
示した説明図、である。 （符号の説明） １２：オペアンプ １４：反転入力端子 １６：非反転入力端子 １８：出力端子 ２０−２７，４０，４１　：スイッチ Ｖ１：入カノード ｖ２：出カノード Ｃ１，Ｃ３：入力コンデンサ Ｃ２，Ｃ４：フィードバックコンデンサ図面の浄書（内
容に変更なし） ＦＩＧ、　　１ ＦＩＧ、　２

Claims (1)

1. 【特許請求の範囲】 １、入力端子と出力端子とを持ったオペアンプを使用す
   るスイッチトキャパシタ増幅器回路において、前記入力
   端子へ交互に入力信号を送る為の少なくとも一対のスイ
   ッチトキャパシタ、前記出力端子から前記入力端子へ交
   互にフィードバック信号を送る為の少なくとも一対のス
   イッチトキャパシタを有することを特徴とするスイッチ
   トキャパシタ増幅器回路。 ２、入力ノードと出力ノードとを具備するスイッチトキ
   ャパシタ増幅器回路において、入力端子と前記出力ノー
   ドへ接続されている出力端子とを具備するオペアンプ、
   少なくとも第１及び第２の入力コンデンサ、少なくとも
   第１及び第２のフィードバックキャパシタ、第１クロッ
   ク信号を受け取り且つ前記第１クロック信号期間中に前
   記出力端子を前記第１フィードバックコンデンサを介し
   て前記入力端子へ接続させ且つ前記入力ノードを前記第
   １入力コンデンサを介して前記入力端子へ接続させるべ
   く適合されているスイッチ手段、第２クロック信号を受
   け取り且つ前記第２クロック信号期間中に前記出力端子
   を前記第２フィードバックコンデンサを介して前記入力
   端子へ接続させ且つ前記入力ノードを前記第２入力コン
   デンサを介して前記入力端子へ接続させるべく適合され
   ているスイッチ手段、を有することを特徴とするスイッ
   チトキャパシタ増幅器回路。 ３、入力ノードと出力ノードとを具備する増幅器回路に
   おいて、反転入力端子と基準電圧へ接続されている非反
   転入力端子と前記出力ノードへ接続されている出力端子
   とを具備するオペアンプ、各々が入力プレートと出力プ
   レートとを具備する第１及び第２入力コンデンサ、第１
   期間中に前記第１入力コンデンサの前記入力プレートを
   前記入カノードへ接続させ且つ第２期間中に前記第１入
   力コンデンサの前記入力プレートを基準電圧へ接続させ
   る第１スイッチ手段、第１期間中に前記第１入力コンデ
   ンサの前記出力プレートを前記オペアンプの前記反転入
   力端子へ接続させ且つ第２期間中に前記第２入力コンデ
   ンサの前記出力プレートを基準電圧へ接続させる第２ス
   イッチ手段、第１期間中に前記第２入力コンデンサの前
   記入力プレートを基準電圧へ接続させ且つ第２期間中に
   前記第２入力コンデンサの前記入力プレートを前記入力
   ノードへ接続させる第３スイッチ手段、第１期間中に前
   記第２入力コンデンサの前記出力プレートを基準電圧へ
   接続させ且つ第２期間中に前記第２入力コンデンサの前
   記出力プレートを前記オペアンプの前記反転入力端子へ
   接続する第４スイッチ手段、前記第１入力コンデンサの
   前記出力プレートへ接続されている入力プレートと出力
   プレートとを具備する第１フィードバックコンデンサ、
   入力プレートと出力プレートとを具備する第２フィード
   バックコンデンサ、第１期間中に前記第１フィードバッ
   クコンデンサの前記出力プレートを前記オペアンプの前
   記出力端子へ接続させ且つ第２期間中に前記第１フィー
   ドバックコンデンサの前記出力プレートを基準電圧へ接
   続させる第５スイッチ手段、第１期間中に前記第２フィ
   ードバックコンデンサの前記出力プレートを基準電圧へ
   接続し且つ第２期間中に前記第２フィードバックコンデ
   ンサの前記出力プレートを前記オペアンプの前記出力端
   子へ接続させる第６スイッチ手段、を有しており、前記
   第２フィードバックコンデンサの前記入力プレートは前
   記第２入力コンデンサの前記出力プレートへ接続されて
   おり、前記オペアンプに対する入力及びフィードバック
   経路は第１期間中においては第１入力及び第１フィード
   バックコンデンサを介してであり且つ第２期間中におい
   ては第２入力及び第２フィードバックコンデンサを介し
   てであることを特徴とする増幅器回路。 ４、特許請求の範囲第３項において、更に、第２入力ノ
   ード、各々が入力プレートと出力プレートとを具備する
   第３及び第４入力コンデンサ、第１期間中においては前
   記第３入力コンデンサの前記入力プレートを前記第２入
   力ノードへ接続させ且つ第２期間中は前記第３入力コン
   デンサの前記入力プレートを基準電圧へ接続させる第７
   スイッチ手段、第２期間中においては前記第４入力コン
   デンサの前記入力プレートを前記第２入力ノードへ接続
   させ且つ第１期間中においては前記第４入力コンデンサ
   の前記入力プレートを基準電圧へ接続させる第８スイッ
   チ手段、を有しており、前記第３入力コンデンサの前記
   出力プレートは前記第１入力コンデンサの前記出力プレ
   ートへ接続されており、前記第４入力コンデンサの前記
   出力プレートは前記第２入力コンデンサの前記出力プレ
   ートへ接続されていることを特徴とする増幅器回路。