JPH0215467A

JPH0215467A - オーディオミクシング装置

Info

Publication number: JPH0215467A
Application number: JP63166408A
Authority: JP
Inventors: Akira Kobayashi; 明小林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-07-04
Filing date: 1988-07-04
Publication date: 1990-01-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、Ｌ及びＲの２チャンネルのデジタルオーデ
ィオデータから、各チャンネルのレベルとＲチャンネル
からＬチャンネル及びＬチャンネルからＲチャンネルへ
のクロスト−クロとが制御された、２チャンネルのアナ
ログオーディオ信号を生成するオーディオミクシング装
置の改良に関する。

（従来の技術）周知のように、例えばＣＤ　−１（ＣｏｍｐａｃｔＤ　
Ｉｓｃ　−１ｎｔｏｒａｃｔｌｖｅ）ディスク再生装置
等にあっては、オーディオミクシング装置が備えられて
いる。このオーディオミクシング装置は、ディスクを再
生して得られるし及びＲの２チャンネルのデジタルオー
ディオデータに対して、各チャンネルのレベルやＲチャ
ンネルからＬチャンネル及びＬチャンネルからＲチャン
ネルへのクロストーク量を制御するものである。

このため、オーディオミクシング装置によって制御され
た２チャンネルのデジタルオーディオデータを、それぞ
れアナログオーディオ信号に変換して音声再生すること
により、各チャンネルの音量やチャンネル間のバランス
及び音響空間における音像定位等の制御が行なえるもの
である。

第３図は、このようなオーディオミクシング装置の基本
的な構成を示している。すなわち、入力端子１１．１２
に供給されたし及びＲチャンネルのデジタルオーディオ
データ列（Ｌｎ　ｌ　、　　ｆＲｎ　ｌ　は、可変減衰
器１３．１４及び可変減衰器１５．　ＩＥｉにそれぞれ
導かれ、外部設定された減衰量で減衰される。

そして、可変減衰器１３．１５からの各出力デジタルデ
ータ同志、及び可変減衰器１４．１６からの各出力デジ
タルデータ同志が、それぞれ加算回路１７１８でデジタ
ル加算されることにより、出力端子１９゜２０から、レ
ベル制御及びクロスト−クロの制御が行なわれたし及び
ＲチャンネルのデジタルオーディオデータＳＤＬ、ＳＤ
Ｉ？が得られる。

ここで、上記可変減衰器１３〜１Ｂの減衰量は、それぞ
れ減衰量レジスタ２１に設定された８ビツト（Ｒ成の減
衰ロデータＫＬＬ（Ｌチャンネル信号の減衰Ｑ）、ＫＲ
Ｌ（Ｒチャンネル信号のＬチャンネルへのクロストーク
ｆｍ）　、　　ＫＲＲ（Ｒチャンネル信号の減衰口）及
びＩ（ＬＲ（Ｌチャンネル信号のＲチャンネルへのクロ
ストーク量）によって決定される。

この減衰量データＫｌ、１．．　　ＫＬＲ，ＫＩ？Ｌ、
　　Ｋｌ？Ｉ？は、それぞれ図示しない外部コントロー
ラで設定されるもので、入力端子２２を介して減衰量レ
ジスタ２１に設定される。

すなわち、出力端子１９．２０から得られるデジタルオ
ーディオデータＳＤＬ、ＳＤＩ？は、以下のように表わ
すことができる。

５ＤＬ−１（ＬＬ・ｌＬｎ　　ｌ＋ｘｌ？ｌ、−ＩＲｎ　ｌ　　　　　　　　＝１１）Ｓ
ＤＲ＝ｌ（ＲＲ・ｌＲｎ　ｌ十ＫＬＲ・ｌ　Ｌ　ｎ　ｌ　　　　　　　−（２）また
、上記減衰量データＫＬＬ、　　Ｉ（ＬＲ，ＫＲＬ。

ＫＩ？Ｒ１は、８ビツトのうち下位７ビツトで減衰量０
〜１２７　ｄＢを表現している。さらに、減衰量データ
ＫＬＬ、　ＫＬＲ，ＫＲＬ、　ＫＲＲは、その上位１ビ
ツトが可変減衰器１３〜１Ｂの動作イネーブル／ディス
ニブルを制御する制御ビットＦＯ〜Ｆ３となっており、
′０”でイネーブル、１”でディスエーブルを表わして
いる。

そして、上記オーディオミクンング装置は、第４図に示
す仕様で各可変減衰器１３〜１Ｂの減衰量を変化させる
ことにより、出力されるデジタルオーディオデータＳＤ
Ｌ、ＳＤＲをアナログ変換して再生される音の、Ｌ及び
Ｒチャンネルの音量、ＬチャンネルとＲチャンネルとの
間のバランス及びｆｒ、　ｊ、Ｊ空間における音像定位
制御が行なわれる。

第５図は、第４図に示した仕様を実現した、従来のオー
ディオミクシング装置を示すもので、第６図がその動作
タイミング図を示している。すなわち、入力となるし及
びＲの２チャンネルを含むデジタルオーディオデータＳ
　ＤＡＴＡＩは、サンプリング周波数ｆｓで１サンプル
１６ビツトの２の補数形式のシリアルデータであり、Ｌ
及びＲチャンネル成分が多重化されているものでＭＳＢ
ファーストで人力される。

このデジタルオーディオデータ５ＤＡＴＡＩは、附随し
て入力されるビット同期クロックＳ　ＢＬＣＫによって
駆動されるシリアル−パラレル（以下Ｓ−Ｐという）コ
ンバータ２３により、３２ビツトのパラレルデータに変
換された後、３２ビツトのオーディオデータレジスタ２
４に１組のし及びＲチャンネル成分のデータＬｎ、Ｒｎ
が保持される。

一方、前述した外部コントローラ（マイクロプロセッサ
ＭＰＵ）から与えられる８ビツトの減衰量データは、Ｍ
ＰＵインターフェース２５で生成されるラッチパルスＳ
　ＬＴＯ〜Ｓ　ＬＴ３により、減衰量レジスタ２６〜２
９にそれぞれ保持される。これら減衰量レジスタ２６〜
２９は、それぞれブリレジスタとポストレジスタとから
構成されており、上記（１）式及び（２）式で示された
演算の実行開始前に、Ｌ及びＲチャンネルのｌ；７Ｊ換
クロツク５ＬＲＣＫの立下りで、ブリレジスタからポス
トレジスタに転送される。

このため、上記（１）式及び（２）式による演算中に、
前記マイクロプロセッサＭＰＵが減衰量を変更しても、
その影響が演算結果に及ぶことがない。

そして、これら減衰量レジスタ２６〜２９の出力Ｓ　Ｄ
ＬＬ　、　　Ｓ　ＤＩｉＬ　、　　Ｓ　ＤＬＲ、Ｓ　Ｄ
ＲＲは、マルチプレクサ３０によりサンプリング周期（
１／ｆｓ）の間に１　／　４　ｆ　ｓの間隔で切換えら
れ順次出力される。

このマルチプレクサ３０の出力Ｓ　ＡＴＴＮは、減衰量
ブタ−乗算係数の変換を行なうコンバータ３１により、
１６ビツトで２の補数表現の乗算係数Ｋ　ＬＬ。

■ぐ旧、、　　Ｋ１．Ｉ？、　　ＫＲＲに変換され、１
６ビツト×１６ビツトの乗算回路３２に供給される。な
お、マルチプレクサ３０の８ビツト出力Ｓ　ＡＴＴＮの
ＭＳＢが“１“である場合には、コンバータ３１は乗算
係数を“０”に設定する。

ここで、上記オーディオデータレジスタ２４に保持され
た、１組のし及びＲチャンネル成分のブタＬｎ、Ｒｎは
、マルチプレクサ３３によりサンプリング周期（１／ｆ
ｓ）の間に１　／　４　ｆ　ｓ間隔で切換えられて、順
次乗算回路３２に供給される。この乗算回路３２は、デ
ジタルオーディオデータＬｎ。

Ｒｎと上述した４種類の乗算係数ＫＬＩ、、　ＫＲＩ、
。

Ｋ　ｌ、Ｒ，Ｋ　ＲＲとを、上記（１）式及び（２）式
に対応させて乗算処理する。

そして、乗算結果は、符号拡張した１８ビツト。

２の補数表現で１／４ｆｓ間隔で、乗算回路３２からＩ
（ＬＬ−Ｌｎ　、　　Ｉ（ＲＬ−Ｒｎ　、　　Ｉ（１？
ｔ？φＲｎ及びＩ（Ｌｌ？・Ｌ　ｎの順に出力される。

この乗算結果は、１８ビットの加算回路３４及び１８ビ
ツトのアキユムレータ３５によって、ＫＬＬ−Ｌｎ　　＋ＫＲＬ・　ＲｎＩ（ＲＲＲＲｎ　＋ＫＩ、ＩＩ　Ｌｎとなるように加算処理される。なお、アキュムレータ３
５は、加算動作に先行してクリア信号Ｓ　ＩＮＩＴによ
りクリアされるようになされている。

その後、上記アキュムレータ３５に累積された１８ビツ
トの加算結果は、ラッチクロックＳ　ＬＴＯにより上記
（１）式によるデータ、（２）式によるデータの順に、
出力レジスタ３６にラッチされる。この出力レジスタ３
６からは、多重化（マルチプレクサ）されたし及びＲチ
ャンネルのデジタルオーディオデータＳ　ＤＡＤが、１
８ビツトのＤ／Ａ　（デジタル／アナログ）コンバータ
３７に供給される。

そして、このＤ／Ａコンバータ３７は、多重化されたデ
ジタルオーディオデータＳ　ＤＡＤを連続するアナログ
オーディオ信号ＳＤ＾０に変換する。このアナログオー
ディオ信号には、デジタル／アナログ変換に伴うグリッ
チが発生しているため、デグリッチャ３８．３９により
、グリッチ部分を避けて安定出力部分か取り出されると
ともに、Ｌチャンネル及びＲチャンネルの２系統のアナ
ログオーディオ信号ＳＰＡ肚、ＳＰＡ肛に分離される。

これらアナログオーディオ信号Ｓ　ＰＡＭＬ、　　Ｓ　
ＰＡＭＲは、１／４ｆｓのパルス幅をもつＰＡＭ　（Ｐ
ａｌｓｅＡｍｐｌｉｔｕｄｅ　　Ｍｏｄｕｌａｔｉｏｎ
　）波であり、遮断周波数がｆｓのローパスフィルタ（
以下ＬＰＦという）４０、４１にそれぞれ供給すること
により、高調波成分が除去されて基本波成分が再生され
る。

ＬＰＦ４０．４１の出力は、それぞれ増幅器４２．４３
によって、必要な電圧レベルに増幅されるとともに、ミ
ューティング信号Ｓ　ＭＵＴＩＥ及びデイエンファシス
制御信号Ｓ　ＩＥＭＰＩ＋に基づいて、ミューティング
処理及びデイエンファシス処理が施され、アナログオー
ディオ信号ＳＬ、Ｓｔ？として出力端子４４゜４５から
出力される。

ここで、上述した一連の動作は、タイミングコントロー
ラ４Ｇによって制御される。すなわち、タイミングコン
トローラ４６は、シリアル−パラレル変換タイミング、
減衰量データ及びオーディオデータのマルチブレクスタ
イミング２乗算・加算のタイミング制御や、デグリッチ
パルスＳ　ＤＧＲの生成等を実行する。

ところで、全ての演算を１６ビツト長で行なっている場
合には、Ｋ　ＬＬ＝　Ｋ　ＲＬ−１またはに１７＋？−ＫＬｌ？功・１なる乗算係数が設定され、かつ１６ビツトフルスケール
のデジタルオーディオデータが人力されると、オーバー
フローが発生して最上位ビットの符号ビットが変化し、
スピーカの破損を引き起こす異常音が発生する。そこで
、従来のオーディオミクシング回路では、オーバーフロ
ー防止のために演算を１８ビツトで行なうようにしてい
る。このため、上記Ｄ／Ａコンバータ３７は１８ビツト
タイプのものか使用され、変換速度の関係からラダー抵
抗方式のものが採用されている。

しかしながら、１８ビツト・ラダー抵抗方式のＤ／Ａコ
ンバータ３７は、所定の精度や歪率等の仕様を満足する
ために非常に精密な抵抗のトリミングを必要とし、その
コストは同一方式のＩＢビットＤ／Ａコンバータに比べ
て数倍から１０倍に達する。

また、演算のビット長を長くすると、加算回路を含めて
ハードウェア量が増大するので、この点でも経済的な不
利を招くものである。

（発明が解決しようとする課題）以上のように、従来のオーディオミクシング装置では、
全ての演算を１６ビツト長で行なった場合、Ｉ６ビツト
フルスケールのデジタルオーディオデータの加算時にオ
ーバーフローが生じ、出力アナログオーディオ信号に異
常音や音質劣化が生じる。また、オーバーフローを防止
するために演算を１８ビツト長で行なうようにハードウ
ェアを構成すると、部品点数が多くなるとともに高価な
回路を使用する必要が生じ、経済的に不利になるという
問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、演算ビット長を長くすることなく簡易な構成で実現で
き経済的に有利になるとともに、オーバーフローによる
異常音の発生も防止し得る極めて良好なオーディオミク
シング装置を提供することを目的とする。

［発明の構成］（課題を解決するための手段）すなわち、この発明に係るオーディオミクシング装置は
、Ｌ及びＲの２チャンネルのデジタルオーディオデータ
列ｔＬｎｌ、　　１Ｒｎｌ　を入力し、０から１までの
範囲で任意に設定可能な４種類のデジタル化された乗算
係数ＫＬＬ、　ＫＩ？Ｌ、　ＫＲＲ及びＫＬＲを用いて
、ＫＬＬ・ｌＬｎ　ｌ　＋ＫＲＬ・ｆＲｎ　ｌ　　　＝１
１）ＫＲＲ・（Ｒｎ　ｌ　＋ＫＬｌン・（Ｌ　Ｉｔ　＋
　　　・”（２）なるデジタル演算を行ない、該演算結
果をアナログ変換して２チャンネルのアナログオーディ
オ信号を生成するものを対象としている。

そして、デジタルオーディオデータ列ＩＬｎ　ｌ（２口
）　とデジタル化された乗算係数とをデジタル乗算し、
該乗算結果ＫＬＬ・ｌＬｎ　ｌ　、　Ｋｌ？Ｌ・ｉＲｎ
　ｌ　、　Ｉ（ＲＲ・（Ｒｎ　ｌ及びＫＬＲ・　１Ｌｎ
ｌを、デジタルオーディオデータ列ＩＬｎ　ｌ　、　　
ｆＲｎ　ｌのサンプリング周期期間に時分割で出力する
乗算手段と、この乗算手段のデジタル出力をサンプリン
グ周期期間に連続するアナログ信号に変換するデジタル
／アナログ変換手段と、このデジタル／アナログ変換手
段から出力されるアナログ信号を、乗算手段の乗算結果
ＫＬＬ・　ｌＬｎ　ｌ　、ＫＲＩＩＲｎ　ｌ　　ＫＲＲ
・　ｌＲｎ　ｌ及びＫ　Ｌ１２　・ｌ　Ｌ　ｎ　ｌに対
応した４種類のアナログ信号に変換し、各アナログ信号
に対してそれぞれデグリッチ処理を施すデグリッチ手段
と、このデグリッチ手段から出力される４ＦＩｆ類のア
ナログ信号を、（１）式及び（２）式を満たすように加
算する加算手段とを備えるようにしたものである。

（作用）上記のような構成によれば、デジタルオーディオデータ
列ＩＬｎ　］　、　　ｌＲｎ　ｌが１６ビツト構成であ
るとすると、このデータ列ｆＬｎ　ｌ　、　　ｆＲｎ　
）に乗算係数Ｋ　Ｌｌ、、　　Ｋ　Ｉ？！、、　　Ｋ　
Ｉ？Ｒ及びＫ１．Ｉ？をデジタル乗算して減衰処理され
た１６ビツトのデータＫ１．１．・ＩＬｎ　）　　Ｉ（
ＲＬ・（Ｒｎ　ｌ　　Ｉ（ＲＲ・ｆＲｎ　ｌ及びＫｌ、
Ｉ？・　１Ｌｎｌ　を、アナログ変換してから上記（１
）式及び（２）式を満足するように加算処理しているの
で、演算ビット長が１６ビツトですみ演算ビット長を長
くすることなく、簡易な構成で実現でき経済的に有利に
なるとともに、オーバーフローによる異常音の発生も防
止することができる。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第５図と同一部分には同
一記号を付して述べる。また、第２図がその動作タイミ
ングを示している。

すなわち、入力となるデジタルオーデイオプタＳ　ＤＡ
ＴＡＩは、附随して入力されるビット同期クロックＳ　
ｎＬｃＫによって駆動されるＳ−Ｐコンバタ４７により
、１６ビツトのパラレルデータに変換された後、１６ビ
ツトのオーディオデータレジスタ４８にＬ及びＲチャン
ネル成分のデータＬｎ、Ｒｎが選択的に保持される。

このオーディオデータレジスタ４８に保持されたデジタ
ルオーディオデータＬｎまたはＲｎは、コンバータ３１
によって、減衰はレジスタ２６〜２９に保持された８ビ
ツトの減衰量データから変換された、１６ビツトで２の
補数表現の乗算係数ＫＬＬ、　Ｉ（ＲＬ。

Ｋｌ？ｌｒ及びＫｌ、Ｉ？と、１６ビツトＸ１［ｉビッ
トの乗算回路３２により乗算処理される。この乗算処理
は、第２図に示すように、チャンネルクロックＳＬＩ？
ＣＫのＬレベル期間にＫ　ＲＲ・Ｒｎ及びＫＩ？Ｌ−Ｒ
ｎが実行され、Ｈレベル期間に１（ＬＬ・Ｌｎ及びＫ　
Ｌｌ？　・Ｌ　ｎが実行される。

そして、この乗算結果は、ラッチクロツタ５ＬＴＯによ
って順次出力レジスタ４９にラッチされる。出力レジス
タ４９からは、マルチブレクスされた１６ビツトの乗算
結果ＫＬＩ、・Ｌｎ　、　　ＫＬＲ−Ｌｎ　。

Ｋ　ｌ１Ｒ−Ｒｎ及びＫＲＬ−Ｒｎが、順次１６ビツト
のＤ／Ａコンバータ５０に供給され、アナログオーディ
オ信号Ｓ　ＤＡＯに変換される。

このアナログオーディオ信号Ｓ　ＤＡＯには、アナログ
化された上記４種類の乗算結果がマルチブレクスされて
いるとともに、Ｄ／Ａ変換にともなうグリッチが発生し
ている。このため、アナログオディオ信号Ｓ　ＤＡＯを
デグリッチャ５１〜５４により、上記４種類の乗算結果
ＫＬＬ−Ｌｎ　、　ＫＲＬ−Ｒｎ　。

ＫＬＲ−Ｌｎ及びＫＲＲ−Ｒｎに対応したアナログオデ
ィオ信号５ＧＬＬ　、　　５ＧＲＬ　、　　５ＧＬＩ？
及びＳ　ＧＲＲに分離するとともに、上記グリッチ部分
を避けて安定出力部分をサンプル・ホールドしている。

なお、デグリッチのためのサンプル・ホールドパルスは
、タイミングコントローラ４Ｇから４相パルス５ＤＧＬ
Ｌ、　　５ＤＧＲＬ、　　５ＤＧＬＲ及びＳ　ＤＧＲＲ
として供給されている。

そして、上記デグリッチャ５１〜５４により分離された
４系統のアナログオーディオ信号５ＧＬＬ。

Ｓ　ＧＲＬ　、　　Ｓ　ＧＬＲ及びＳ　ＧＲＲは、遮断
周波数ｆｓのＬ　Ｐ　Ｆ　５５〜５８にそれぞれ供給さ
れる。これらＬ　Ｐ　Ｆ　５５〜５８からは、高調波成
分が除去された基本波のみのアナログオーディオ信号Ｓ
　ＡＬＬ　。

Ｓ　ＡＲＬ　、　　Ｓ　ＡＬＩ＋及びＳＡＩ？Ｒがそれ
ぞれ出力される。

この４系統のアナログオーディオ信号５ＡＬＩ、。

Ｓ　ＡＲＬ　、　　Ｓ　ＡＬＲ及びＳ　ＡＲＲは、加算
回路５９．　ＧＯにより、Ｓ　ＡＤＤＬ−Ｓ　ＡＬＬ　　＋　　Ｓ　ＡＲＬＳ　Ａ
ＤＤＲ−Ｓ　ＡＲＲ十Ｓ　ＡＬＩ？のように加算された
後、増幅器４２．４３によりミュティング処理及びデイ
エンファシス処理が施され、アナログオーディオ信号Ｓ
Ｌ、ＳＲとして出力端子４４．４５から取り出される。

したがって、上記実施例のような構成によれば、低価格
のＩＣビットＤ／Ａコンバータ５０を使用することがで
き、またハードウェア量の多いデジタル加算部分やアキ
ュムレータ部分を低価格のアナログ素子で置き換えるこ
とができるので、経済的に有利にすることができる。さ
らに、乗算回路３２による乗算順序を、ＫＬＬ−Ｌ　ｎ
　、　　ＫＬＲ−Ｌ　ｎ　。

ＫＩ？Ｒ−Ｒｎ及びＫＲＬ−Ｒｎとしているため、Ｓ−
Ｐコンバータ４７及びオーディオデータレジスタ４８の
ビット長は１６ビツトですみ、この点でも構成の簡易化
を図ることができる。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］以上詳述したようにこの発明によれば、演算ビット長を
長くすることなく簡易な構成で実現でき経済的に有利に
なるとともに、オーバーフローによる異常音の発生も防
止し得る極めて良好なオーディオミクシング装置を提供
することができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれこの発明に係るオーディオ
ミクシング装置の一実施例を示すブロック構成図及びそ
の動作を説明するためのタイミング図、第３図及び第４
図はそれぞれオーディオミクシング装置の基本的な構成
を示すブロック構成図及びその可変減衰器の減衰量変化
の仕様を示す図、第５図及び第６図はそれぞれ従来のオ
ーディオミクシング装置を示すブロック構成図及びその
動作を説明するためのタイミング図である。１１、１２・・・入力端子、１３〜１６・・・可変減衰
器、１７１８・・・加算回路、１９．２０・・・出力°
端子、２１・・・減衰量レジスタ、２２・・入力端子、
２３・・・Ｓ−Ｐコンバータ、２４・・・オーディオデ
ータレジスタ、２５・・・ＭＰＵインターフェース、２
６〜２９・・・減衰量レジスタ、３０・・・マルチプレ
クサ、３１・・・コンバータ、３２・・・乗算回路、３
３・・・マルチプレクサ、３４・・・加算回路、３５・
・・アキュムレータ、３６・・・出力レジスタ、３７・
・・Ｄ／Ａコンバータ、３８．　３９・・デグリッチャ
、４０．４１・・・ＬＰＦ。４２、４３・・・増幅器、４４．４５・・・出力端子、
４６・・・タイミングコントローラ、４７・・・Ｓ−Ｐ
コンバータ、４８・・・オーディオデータレジスタ、４
９・・・出力レジスタ、５０・・Ｄ／Ａコンバータ、５
１〜５４・・・デグリッチャ、５５〜５８・・・Ｌ　Ｐ
　Ｆ、　５９．　（ｉｏ・・・加算回路。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】Ｌ及びＲの２チャンネルのデジタルオーディオデータ列
｛Ｌｎ｝、｛Ｒｎ｝を入力し、０から１までの範囲で任
意に設定可能な４種類のデジタル化された乗算係数ＫＬ
Ｌ（Ｌチャンネル信号の減衰量）、ＫＲＬ（Ｒチャンネ
ル信号のＬチャンネルへのクロストーク量）、ＫＲＲ（
Ｒチャンネル信号の減衰量）及びＫＬＲ（Ｌチャンネル
信号のＲチャンネルへのクロストーク量）を用いて、ＫＬＬ・｛Ｌｎ｝＋ＫＲＬ・｛Ｒｎ｝…（１）ＫＲＲ・
｛Ｒｎ｝＋ＫＬＲ・｛Ｌｎ｝…（２）なるデジタル演算
を行ない、該演算結果をアナログ変換して２チャンネル
のアナログオーディオ信号を生成するオーディオミクシ
ング装置において、前記デジタルオーディオデータ列｛
Ｌｎ｝、｛Ｒｎ｝とデジタル化された前記乗算係数とを
デジタル乗算し、該乗算結果ＫＬＬ・｛Ｌｎ｝、ＫＲＬ
・｛Ｒｎ｝、ＫＲＲ・｛Ｒｎ｝及びＫＬＲ・｛Ｌｎ｝を
、前記デジタルオーディオデータ列｛Ｌｎ｝、｛Ｒｎ｝
のサンプリング周期期間に時分割で出力する乗算手段と
、この乗算手段のデジタル出力を前記サンプリング周期
期間に連続するアナログ信号に変換するデジタル／アナ
ログ変換手段と、このデジタル／アナログ変換手段から
出力されるアナログ信号を、前記乗算手段の乗算結果Ｋ
ＬＬ・｛Ｌｎ｝、ＫＲＬ・｛Ｒｎ｝、ＫＲＲ・｛Ｒｎ｝
及びＫＬＲ・｛Ｌｎ｝に対応した４種類のアナログ信号
に変換し、各アナログ信号に対してそれぞれデグリッチ
処理を施すデグリッチ手段と、このデグリッチ手段から
出力される４種類のアナログ信号を、前記（１）式及び
（２）式を満たすように加算する加算手段とを具備して
なることを特徴とするオーディオミクシング装置。