JPH02154518A - ロードパルス監視回路 - Google Patents
ロードパルス監視回路Info
- Publication number
- JPH02154518A JPH02154518A JP30954588A JP30954588A JPH02154518A JP H02154518 A JPH02154518 A JP H02154518A JP 30954588 A JP30954588 A JP 30954588A JP 30954588 A JP30954588 A JP 30954588A JP H02154518 A JPH02154518 A JP H02154518A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- load pulse
- terminal
- clock
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000012544 monitoring process Methods 0.000 claims description 12
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000005856 abnormality Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はパルス監視回路の改良に関１−１、特にパルス
の切断検出およびパルス幅異常検出を行なう回路に関す
る。
の切断検出およびパルス幅異常検出を行なう回路に関す
る。
（従来の技術）
従来、この種のパルス監視回路はパルスの切断だけを監
視する回路が公知であった。
視する回路が公知であった。
（発明が解決しようとする課頌）
従来のパルス監視回路はパルスの切断検出のみを行なっ
ていたため、パルスの幅が異常になったときには、その
パルスをカウンタのロードパルスに使用しているとカウ
ンタ動作が異常になるが、ロードパルスの障害として検
出することができないという欠点がある。
ていたため、パルスの幅が異常になったときには、その
パルスをカウンタのロードパルスに使用しているとカウ
ンタ動作が異常になるが、ロードパルスの障害として検
出することができないという欠点がある。
本発明の目的は、ｎクロック幅で周期がＴ ミＩＪ秒の
ロードパルスが入力されたときにロードパルスの立上り
、または立下りの変化点を検出すると（Ｔ＋Ａ）ミリ秒
の変化点検出パルスを出力できるようにしておき、ロー
ドパルスとクロックとが入力されたときには、ロードパ
ルスをｎクロックだけシフトし、得られたｎクロックシ
フトロードパルスとロードパルスとの論理積をとるとと
もに、その論理積出力と変化点検出パルスとの論理和を
求めて監視結果とすることにより上記欠点を除去し、ロ
ードパルスの障害を検出できるように構成したロードパ
ルス監視回路を提供することにある。
ロードパルスが入力されたときにロードパルスの立上り
、または立下りの変化点を検出すると（Ｔ＋Ａ）ミリ秒
の変化点検出パルスを出力できるようにしておき、ロー
ドパルスとクロックとが入力されたときには、ロードパ
ルスをｎクロックだけシフトし、得られたｎクロックシ
フトロードパルスとロードパルスとの論理積をとるとと
もに、その論理積出力と変化点検出パルスとの論理和を
求めて監視結果とすることにより上記欠点を除去し、ロ
ードパルスの障害を検出できるように構成したロードパ
ルス監視回路を提供することにある。
（課題を解決するための手段）
本発明圧よるロードパルス監視回路は変化点検出回路と
、シフトレジスタ七、ＡＮＤゲートと、ＯＲゲートとを
具備して構成したものである。
、シフトレジスタ七、ＡＮＤゲートと、ＯＲゲートとを
具備して構成したものである。
変化点検出回路は、ｎクロック幅で周期Ｔのロードパル
スが入力され、ロードパルスの立上りまたは立下りの変
化点を検出すると周期（Ｔ＋Ａ ）の変化点検出パルス
を出力するためのものである。
スが入力され、ロードパルスの立上りまたは立下りの変
化点を検出すると周期（Ｔ＋Ａ ）の変化点検出パルス
を出力するためのものである。
シフトレジスタは、ロードパルス七クロックとが入力さ
れたときに、ロードパルスをｎクロックタケシフトして
ｎクロックシフトロードパルスを出力するためのもので
ある。
れたときに、ロードパルスをｎクロックタケシフトして
ｎクロックシフトロードパルスを出力するためのもので
ある。
ＡＮＤゲートは、ｎクロックシフトロードパルスとロー
ドパルスとの論理積を求めるためのものである。
ドパルスとの論理積を求めるためのものである。
ＯＲゲートは、ＡＮＤゲートの論理積出力と変化点検出
パルスとの論理和を監視結果として出力するためのもの
である。
パルスとの論理和を監視結果として出力するためのもの
である。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は、本発明によるロードパルス監視回路の一実施
例を示すブロック図である。
例を示すブロック図である。
第１図において、１は変化点検出回路、２はシフトレジ
スタ、３はＡＮＤゲート、４はＯＲゲートである。
スタ、３はＡＮＤゲート、４はＯＲゲートである。
第２図は、第１図に示す各端子１１〜１６の信号を示す
タイミングチャートである。
タイミングチャートである。
第１図および第２図において、１クロツクの幅を有し周
期Ｔミリ秒のロードパルスが端子１１を経由して変化点
検出回路１に入力されると、変化点検出回路１はロード
パルスの立上り変化点を検出して幅（Ｔ＋Ａ）ミリ秒の
低レベルの変化点検出パルスを端子１５上に出力する。
期Ｔミリ秒のロードパルスが端子１１を経由して変化点
検出回路１に入力されると、変化点検出回路１はロード
パルスの立上り変化点を検出して幅（Ｔ＋Ａ）ミリ秒の
低レベルの変化点検出パルスを端子１５上に出力する。
端子１１を経由してロードパルスが入力され、且つ、端
子１２を経由してクロックが入力されると、シフトレジ
スタ２はロードパルスを１クロツクタケシフトし、１ク
ロツクシフトロードパルスを端子１３上に出力する。
子１２を経由してクロックが入力されると、シフトレジ
スタ２はロードパルスを１クロツクタケシフトし、１ク
ロツクシフトロードパルスを端子１３上に出力する。
ＡＮＤゲート３は端子１１を経由して入力されたロード
パルスと、端子１３を経由して入力された１クロツクシ
フトロードパルスとの論理積を求め、論理積出力を端子
１４上に出力する。ＯＲゲート４は端子１５を経由して
入力された変化点検出パルスと、端子１４を経由して入
力された論理積出力との論理積を求め、論理和出力分ロ
ードパルス監視結果として端子１６に出力する。
パルスと、端子１３を経由して入力された１クロツクシ
フトロードパルスとの論理積を求め、論理積出力を端子
１４上に出力する。ＯＲゲート４は端子１５を経由して
入力された変化点検出パルスと、端子１４を経由して入
力された論理積出力との論理積を求め、論理和出力分ロ
ードパルス監視結果として端子１６に出力する。
（発明の効果）
以上説明したように本発明は、ロードパルスと１クロツ
クだけシフトしたクロックパルスとを比較することによ
り、ロードパルスの幅の異常を検出することができ、ロ
ードパルスの切断とパルス幅異常とを監視することがで
きる七いう効果がある。
クだけシフトしたクロックパルスとを比較することによ
り、ロードパルスの幅の異常を検出することができ、ロ
ードパルスの切断とパルス幅異常とを監視することがで
きる七いう効果がある。
第１図は、本発明によるロードパルス監視回路の一実施
例を示すブロック図である。 第２図は、第１図に示す各端子の信号を示すタングチャ
ートである。 ・・・変化点検出回路 ・・・シフトレジスタ ・・・ＡＮＤゲート ・拳・ＯＲゲート １〜１６−−・端子
例を示すブロック図である。 第２図は、第１図に示す各端子の信号を示すタングチャ
ートである。 ・・・変化点検出回路 ・・・シフトレジスタ ・・・ＡＮＤゲート ・拳・ＯＲゲート １〜１６−−・端子
Claims (1)
- ｎクロック幅で周期Ｔのロードパルスが入力され、前記
ロードパルスの立上りまたは立下りの変化点を検出する
と周期（Ｔ＋Ａ）の変化点検出パルスを出力するための
変化点検出回路と、前記ロードパルスと前記クロックと
が入力されたときに前記ロードパレスをｎクロックだけ
シフトしてｎクロックシフトロードパルスを出力するた
めのシフトレジスタと、前記ｎクロックシフトロードパ
ルスと前記ロードパルスとの論理積を求めるためのＡＮ
Ｄゲートと、前記ＡＮＤゲートの論理積出力と前記変化
点検出パルスとの論理和を監視結果として出力するため
のＯＲゲートとを具備して構成したことを特徴とするロ
ードパルス監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30954588A JPH02154518A (ja) | 1988-12-06 | 1988-12-06 | ロードパルス監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30954588A JPH02154518A (ja) | 1988-12-06 | 1988-12-06 | ロードパルス監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02154518A true JPH02154518A (ja) | 1990-06-13 |
Family
ID=17994308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30954588A Pending JPH02154518A (ja) | 1988-12-06 | 1988-12-06 | ロードパルス監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02154518A (ja) |
-
1988
- 1988-12-06 JP JP30954588A patent/JPH02154518A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3072720B2 (ja) | 情報処理装置 | |
| JPH02154518A (ja) | ロードパルス監視回路 | |
| JPH08316946A (ja) | クロック断検出回路 | |
| JPS61105147A (ja) | クロツク断検出回路 | |
| KR200334102Y1 (ko) | 쉬프트레지스터를이용한클럭감시회로 | |
| JPH02166846A (ja) | マルチフレーム検出回路 | |
| JPS6272022A (ja) | Ｌｓｉシステムクロック監視装置 | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| JPH0237433A (ja) | 多重プロセッサシステムの監視方法 | |
| JPH04184517A (ja) | クロック異常検出回路 | |
| JPH01170248A (ja) | 通信回線監視回路 | |
| JPH0258442A (ja) | 従属クロック切替制御回路 | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| JP2005260457A (ja) | クロック断検出回路 | |
| JPH033020A (ja) | 制御線瞬断認識防止回路 | |
| JPS6310920A (ja) | 平衡複流相互接続における信号障害検出方式 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPS62164399A (ja) | 遠方監視システム | |
| JPS6380340A (ja) | 障害検出装置 | |
| JPH0195611A (ja) | 共通増幅回路 | |
| JPS5848149A (ja) | マルチプロセッシングシステムの異常検知方式 | |
| JPH01200442A (ja) | 保護付きｃｐｕリセツト回路 | |
| JPH03296833A (ja) | マイクロプロセッサの異常動作検出回路 | |
| JPS62216048A (ja) | プロセツサの暴走検出方式 |