JPH0215407Y2 - - Google Patents
Info
- Publication number
- JPH0215407Y2 JPH0215407Y2 JP1989062364U JP6236489U JPH0215407Y2 JP H0215407 Y2 JPH0215407 Y2 JP H0215407Y2 JP 1989062364 U JP1989062364 U JP 1989062364U JP 6236489 U JP6236489 U JP 6236489U JP H0215407 Y2 JPH0215407 Y2 JP H0215407Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- line
- digital word
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 14
- 239000013256 coordination polymer Substances 0.000 claims description 13
- 230000001186 cumulative effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Superheterodyne Receivers (AREA)
Description
本考案は一般にデイジタル周波数シンセサイザ
に関し、詳細には無線周波信号を発生するための
デイジタル周波数シンセサイザに関する。 周知のようにデイジタル周波数シンセサイザの
一形式においては、低周波信号を発生するために
複数のカウンタまたは周波数逓倍器に接続された
複数の極めて安定性の高い発振器が含まれてい
る。これら信号は次にヘテロダインミキサとフイ
ルタを用いて選択的に合成され所望の周波数を有
する信号を発生する。このようなシンセサイザは
比較的高価であり、レーダ及びパルス通信方式に
用いられるようなパルスのごとくに比較的短い幅
をもつ信号の発生には一般に不向きである。 本考案に依れば、簡単な構成で予定の周波数
に関係した周波数を有する一連の２進レベル信号
を発生可能なデイジタル周波数シンセサイザが提
供され、該シンセサイザはパルス繰返し周波数
CPのクロツクパルス信号を計数し、計数された
クロツクパルスの数を表わす第１デイジタルワー
ドを発生する手段と、CP／n（ｎは偶整数）を表
わす第２デイジタルワードを累積加算した値の整
数部分（wholenumber portion）が第１デイジ
タルワードと等しいことを制御信号が示す毎に、
第２デイジタルワードを累積的に加算する加算手
段と、累積加算された第２デイジタルワードの整
数部分が第１デイジタルワードに等しいかあるい
は等しくないかを示す制御信号を発生する比較手
段と、この制御信号に応答して予定周波数に関
係した周波数で変るレベルを有する２進レベル信
号を発生する手段と、から構成される。 第１図のデイジタル周波数シンセサイザ１０は
「同相」および「直角位相」中間周波信号を発生
する中間周波シンセサイザ部１２とこれら中間周
波信号をヘテロダイン処理して無線周波信号にす
る無線周波部１４を含んでいる。無線周波部１４
はここでは9900MHzである周波数Cの無線周波信
号を発生する発振器１６を有し、この信号が図示
のごとくに第１ミキサ１８にそして90゜移相器２
２を介して第２ミキサ２０に送られる。同相中間
周波信号は同じく図示のごとくに第１ミキサ１８
にも送られ、直角位相中間周波信号も第２ミキサ
２０に送られる。ミキサ１８と２０の出力は帯域
周波数C±S（ここでは9900MHz＋150MHz）の帯
域フイルタ２４，２６に夫々送られる。すなわ
ち、帯域フイルタ２４，２６の夫々は中心周波数
c＝9900MHzと帯域幅2s＝300MHzを有する。フ
イルタ２４，２６を通つた信号はRF加算回路２
８で加算される。この加算回路２８の出力は進行
波管増幅器（TWT）３０に送られ、そし増幅さ
れたRF信号が図示のごとくにアンテナ３２を介
して送信される。 ここで中間周波シンセサイザ部１２をみるに、
デイジタルコンピユータ３４がバス３５にデイジ
タルワードを発生すべく設けられており、このデ
イジタルワードはシンセサイザ部１２により発生
されるべき中間周波信号の1/4サイクルにおける
ラインcp上の、クロツクパルス発生器３６によ
り発生されるクロツクパルスの数を表わすもので
ある。またこのコンピユータは送信されるべき所
望のRF信号の周波数が局部発振器１６の周波数
Cより高いか低いかを示す２進制御信号をライン
３７に発生するようになつている。まず、クロツ
クパルス発生器３６はここでは320MHzである周
波数CPをもつクロツクパルスをラインcp上に発
生する。それ故、送信されるべきRF信号の所望
の周波数がTであれば、バス３５上にコンピユー
タによつて発生されるデイジタルワードは次式で
示される。 CP／４（｜T−C｜） (1) 但し周波数CP，T，Cは図示しないキーボー
ドのような任意の手段によりコンピユータに入力
されるものである。更に所望の周波数Tが局部発
振器周波数Cより高い（あるいは等しい）場合に
は、高となつて論理１を表わし、所望の周波数T
が局部発振器周波数Cより低い場合には、ライン
３７上の信号は低となつて論理０を表わす。例え
ば、T＝9930MHzのRF信号を送信する場合は、
バス３５上のデイジタルワードは式(1)より 320MHz／４（30）ＭHz＝2.67パルス／４分の１サイク
ル となる。従つて、中間周波信号の周波数はIf＝T
−C＝30MHzとなり、ライン３７上の制御信号は
高（論理１）となつて、このRF信号が局部発振
器周波数より高い周波数をもつことを示す。バス
３５上のデイジタルワードは整数部分（ここでは
２）と小数部分（ここでは67）を有する。 ライン「START」上のスタート信号に応じて
Ｊ−Ｋフリツプフロツプ４０はセツトされ、その
Ｑ出力が高となつて、イネーブル（動作可能化）
ラインEN上に高信号を発生する。ラインEN上
のそのような高信号に応じてバス３５上のデイジ
タルワードはレジスタ４２に記憶される。レジス
タ４２の出力は加算器４４に入る。また加算器４
４にはセレクタ４６の出力に生じたバス４５上の
デイジタルワードも入る。レジスタ４２に記憶さ
れたデイジタルワードとバス４５上のデイジタル
ワードの和が、スタート信号以前にライン
「RESET」上の信号によりはじめに０……０に
リセツトされているアキユムレータレジスタ４８
に記憶される。アキユムレータレジスタ４８内に
記憶された全デイジタルワードはセレクタ４６に
送られ、そしてその内の整数部分のみが比較器５
０に送られる。すなわちアキユムレータレジスタ
４８に記憶されたデイジタルワードの内の整数部
分を表わす上位ビツトが比較器５０に送られる。
また、周知のデイジタルカウンタ５２も比較器５
０に接続される。カウンタ５２はスタート信号以
前にライン「RESET」上の信号により０……０
にはじめにリセツトされている。ラインEN上の
信号により動作に入ると、カウンタ５２はクロツ
クパルス発生器３６によるラインcp上のクロツ
クパルスを計数する。カウンタ５２の内容はそれ
がラインEN上の信号により動作に入つた後にそ
こに供給されるクロツクパルスの数を表わす。 比較器５０はカウンタ５２で計数したクロツク
パルスの数とアキユムレータレジスタ４８に記憶
されたデイジタルワードの整数部分とを比較し、
それが、等しいときに高すなわち１信号を発生
し、等しくないとき低すなわち０信号を発生す
る。すなわち、次の通りである。 (イ) カウンタ５２の内容＝アキユムレータ４８の
内容のとき、比較器５０の出力＝１ (ロ) カウンタ５２の内容≠アキユムレータ４８の
内容のとき、比較器５０の出力＝０ 比較器５０の出力はセレクタ４６に、そして、
ライン５８を介して一対のＤ形フリツプフロツプ
５４，５６に送られる。ライン５８上の信号はセ
レクタ４６用の制御信号を与え、そして特にライ
ン５８上の信号が０であればセレクタ４６の端子
Ａに送られるデイジタルワードはバス４５を介し
て加算器４４に入り、１であれば端子Ｂ上のデイ
ジタルワードはバス４５を介して加算器４４に送
られる。０……０となつているレジスタ６０はこ
こではセレクタ４８の端子Ａに接続される。 ライン５８上の信号はまたＤ形フリツプフロツ
プ５４，５６のクロツク端子Ｃに入る。フリツプ
フロツプ５４のＱ出力（ここではQA）はフリツ
プフロツプ５６のＤ端子、Ｊ−Ｋフリツプフロツ
プ６１のＪ端子およびANDゲート６３を介して
シフトレジスタ６２の入力端子に夫々接続され
る。 このANDゲート６３にはラインENも接続さ
れる。フリツプフロツプ５６の端子（ここでは
ＱB）はフリツプフロツプ５４のＤ端子に接続さ
れる。フリツプフロツプ５６のＱ出力（ここでは
QB）はANDゲート６６、ORゲート６８および
ANDゲート７１をシフトレジスタ６４の入力端
子に接続され、そのB出力はORゲート６８、
ANDゲート７０および７１を介してシフトレジ
スタ６４の入力に接続される。ライン３７上の制
御信号はANDゲート６６に送られ、この制御信
号が１のときラインEN上の信号によりANDゲ
ート７１が動作に入るときにORゲート６８を介
してシフトレジスタ６４の入力端子にQBを接続
するようにする。そしてこのような制御信号はイ
ンバータ７４を通じてANDゲート７０に入り、
ゲート７１がラインEN上の信号で動作に入りそ
してライン３７上の信号が１となつたときに出力
ＱBをORゲート６８を通じて入力端子シフトレジ
スタ６４に接続するようにする。 後述するようにフリツプフロツプ５４，５６は
出力QAとQBに０信号を発生するように初期条件
をつけられる。更にＪ−Ｋフリツプフロツプ６１
はラインEN上の信号によりリセツトされライン
EN上の１信号によりライン７２に０信号を発生
するようにされる。フリツプフロツプ５４のQA
出力がスタート後の第１時間だけ１となると、フ
リツプフロツプはセツトされてライン７２上の信
号が１となる。ライン７２の信号はANDゲート
７８に入る。またANDゲート７８にはライン
ENが接続される。ゲート７８の出力はORゲー
ト８０を介してシフトレジスタ６２，６４のイネ
ーブル端子に接続される。動作において、シフト
レジスタ６４，６２の入力端子の信号はライン
cpを介してシフトレジスタ６２，６４に入るク
ロツクパルスによりそれらシフトレジスタに記憶
される。後述するように予定数（ここではこれら
レジスタの段数に等しい）のクロツクパルスがカ
ウンタ５２により計数された後に、デコーダ８６
によりライン８４に１信号が発生する。ライン８
４の信号はＪ−Ｋフリツプフロツプ４０をリセツ
トさせてラインENに０信号をそしてラインEN
に１信号を発生させてシフトレジスタ６２，６４
によるそれ以上の記憶を不能にする。シフトレジ
スタ６２，６４が一杯になつた後に読取信号がラ
インREADに与えられる。この信号はANDゲー
ト８８を介してＪ−Ｋフリツプフロツプ90のＪ端
子に与えられてラインRE上に１信号を発生する。
これによりシフトレジスタ６２，６４に記憶され
たデータはラインcp上のクロツクパルスに応答
してCPの速度で読取り可能となる。読取られた
データはRF部分１４に送られる。データの読取
完了後にストツプ信号がラインREに与えられて
シフトレジスタ６２，６４の動作を不能にする。 第２Ａ〜２Ｌ図を参照して中間周波部１２の動
作を説明する。第２Ａ図はラインcp上のクロツ
クパルスを示し、その周波数はCPであつてここ
では320MHzである。時刻tSTARTにおけるライン
START上のスタート信号に応じてラインENの
信号は第２Ｂ図に示すように１となりライン３５
上のデイジタルワードのレジスタ４２への記憶を
可能にする。ここでは例えばデイジタルワードは
前述のように（2.67）10である。このデイジタル
ワードはまた第２Ｃ図に示すようにアキユムレー
タレジスタ４８にも記憶される。イネーブル信号
後の第１クロツクパルスに応答してカウンタ５２
が第２Ｄ図に示すようにデイジタルワード(1)10を
発生する。比較器５０はアキユムレータ４８に記
憶されたデイジタルワードの整数部分（ここでは
(2)10）とカウンタ５２により発生されるデイジタ
ルワード（ここでは(1)10）に応答してライン５８
に０信号を発生する。セレクタ４６はこの０信号
に応答してレジスタ６０の内容（ここでは０）を
ライン４５に与えそしてそれ故アキユムレータ４
８は（2.67）10の記憶を続行する。次のクロツク
パルスに応答してカウンタ５２はデイジタルワー
ド(2)10を発生する。比較器５０はアキユムレータ
４８に記憶されたデイジタルワードの整数部分
（ここでは(2)10）とカウンタ５２にこのとき記憶
されているデイジタルワード（ここでは(2)10）に
応答して第２Ｅ図に示すようにライン５８に１信
号を発生する。この１信号に応答してアキユムレ
ータ４８の内容（ここでは（2.67）10）はセレク
タ４６を通つて加算器４４に入り、レジスタ４２
に記憶されたデイジタルワード（ここでは
（2.67）10）に加算されてその和（ここでは
（5.33）10）が第２Ｃ図に示すようにアキユムレー
タレジスタ４８に記憶され、それによりライン５
８上の比較器５０の出力は第２Ｅ図に示すように
０にもどる。この比較器の出力はカウンタ５２が
(5)10を表わすデイジタルワードを発生するまで０
のままである。このとき、比較器５０の出力すな
わちライン５８上の信号は第２Ｅ図に示すように
１となり、アキユムレータ４８の内容（このとき
（5.33）10）がレジスタ４２の内容（すなわち
（2.67）10）に加算されて（8.0）10を発生し、これ
がアキユムレータ４８に記憶されて第２Ｃ、２
Ｄ、２Ｅ図に示すように比較器５０の出力を０に
もどす。次にレジスタ４２内のデイジタルワード
（ここでは（2.67）10）が累積的に加算され、そし
てアキユムレータ４８のデイジタルワードの整数
部分がカウンタ５２内のデイジタルワードに等し
くなるたびにアキユムレータ４８に記憶される。
更に比較器５０の出力（ライン５８上）はカウン
タ５２内のデイジタルワードがアキユムレータ４
８内のデイジタルワードの整数部分に等しくなる
たびに０から１に変わり、第２Ｅ図に示すように
ライン５８に一連のパルスを発生する。ライン５
８上のこれらパルスは図示のようにＤ形フリツプ
フロツプ５４，５６のクロツク端子Ｃに送られ
る。上述のように、これらフリツプフロツプは出
力QA，QBに０信号を発生しはじめる。従つて出
力QA，QB，Bがライン５８上のパルスに応答し
て次の論理信号を発生する。
に関し、詳細には無線周波信号を発生するための
デイジタル周波数シンセサイザに関する。 周知のようにデイジタル周波数シンセサイザの
一形式においては、低周波信号を発生するために
複数のカウンタまたは周波数逓倍器に接続された
複数の極めて安定性の高い発振器が含まれてい
る。これら信号は次にヘテロダインミキサとフイ
ルタを用いて選択的に合成され所望の周波数を有
する信号を発生する。このようなシンセサイザは
比較的高価であり、レーダ及びパルス通信方式に
用いられるようなパルスのごとくに比較的短い幅
をもつ信号の発生には一般に不向きである。 本考案に依れば、簡単な構成で予定の周波数
に関係した周波数を有する一連の２進レベル信号
を発生可能なデイジタル周波数シンセサイザが提
供され、該シンセサイザはパルス繰返し周波数
CPのクロツクパルス信号を計数し、計数された
クロツクパルスの数を表わす第１デイジタルワー
ドを発生する手段と、CP／n（ｎは偶整数）を表
わす第２デイジタルワードを累積加算した値の整
数部分（wholenumber portion）が第１デイジ
タルワードと等しいことを制御信号が示す毎に、
第２デイジタルワードを累積的に加算する加算手
段と、累積加算された第２デイジタルワードの整
数部分が第１デイジタルワードに等しいかあるい
は等しくないかを示す制御信号を発生する比較手
段と、この制御信号に応答して予定周波数に関
係した周波数で変るレベルを有する２進レベル信
号を発生する手段と、から構成される。 第１図のデイジタル周波数シンセサイザ１０は
「同相」および「直角位相」中間周波信号を発生
する中間周波シンセサイザ部１２とこれら中間周
波信号をヘテロダイン処理して無線周波信号にす
る無線周波部１４を含んでいる。無線周波部１４
はここでは9900MHzである周波数Cの無線周波信
号を発生する発振器１６を有し、この信号が図示
のごとくに第１ミキサ１８にそして90゜移相器２
２を介して第２ミキサ２０に送られる。同相中間
周波信号は同じく図示のごとくに第１ミキサ１８
にも送られ、直角位相中間周波信号も第２ミキサ
２０に送られる。ミキサ１８と２０の出力は帯域
周波数C±S（ここでは9900MHz＋150MHz）の帯
域フイルタ２４，２６に夫々送られる。すなわ
ち、帯域フイルタ２４，２６の夫々は中心周波数
c＝9900MHzと帯域幅2s＝300MHzを有する。フ
イルタ２４，２６を通つた信号はRF加算回路２
８で加算される。この加算回路２８の出力は進行
波管増幅器（TWT）３０に送られ、そし増幅さ
れたRF信号が図示のごとくにアンテナ３２を介
して送信される。 ここで中間周波シンセサイザ部１２をみるに、
デイジタルコンピユータ３４がバス３５にデイジ
タルワードを発生すべく設けられており、このデ
イジタルワードはシンセサイザ部１２により発生
されるべき中間周波信号の1/4サイクルにおける
ラインcp上の、クロツクパルス発生器３６によ
り発生されるクロツクパルスの数を表わすもので
ある。またこのコンピユータは送信されるべき所
望のRF信号の周波数が局部発振器１６の周波数
Cより高いか低いかを示す２進制御信号をライン
３７に発生するようになつている。まず、クロツ
クパルス発生器３６はここでは320MHzである周
波数CPをもつクロツクパルスをラインcp上に発
生する。それ故、送信されるべきRF信号の所望
の周波数がTであれば、バス３５上にコンピユー
タによつて発生されるデイジタルワードは次式で
示される。 CP／４（｜T−C｜） (1) 但し周波数CP，T，Cは図示しないキーボー
ドのような任意の手段によりコンピユータに入力
されるものである。更に所望の周波数Tが局部発
振器周波数Cより高い（あるいは等しい）場合に
は、高となつて論理１を表わし、所望の周波数T
が局部発振器周波数Cより低い場合には、ライン
３７上の信号は低となつて論理０を表わす。例え
ば、T＝9930MHzのRF信号を送信する場合は、
バス３５上のデイジタルワードは式(1)より 320MHz／４（30）ＭHz＝2.67パルス／４分の１サイク
ル となる。従つて、中間周波信号の周波数はIf＝T
−C＝30MHzとなり、ライン３７上の制御信号は
高（論理１）となつて、このRF信号が局部発振
器周波数より高い周波数をもつことを示す。バス
３５上のデイジタルワードは整数部分（ここでは
２）と小数部分（ここでは67）を有する。 ライン「START」上のスタート信号に応じて
Ｊ−Ｋフリツプフロツプ４０はセツトされ、その
Ｑ出力が高となつて、イネーブル（動作可能化）
ラインEN上に高信号を発生する。ラインEN上
のそのような高信号に応じてバス３５上のデイジ
タルワードはレジスタ４２に記憶される。レジス
タ４２の出力は加算器４４に入る。また加算器４
４にはセレクタ４６の出力に生じたバス４５上の
デイジタルワードも入る。レジスタ４２に記憶さ
れたデイジタルワードとバス４５上のデイジタル
ワードの和が、スタート信号以前にライン
「RESET」上の信号によりはじめに０……０に
リセツトされているアキユムレータレジスタ４８
に記憶される。アキユムレータレジスタ４８内に
記憶された全デイジタルワードはセレクタ４６に
送られ、そしてその内の整数部分のみが比較器５
０に送られる。すなわちアキユムレータレジスタ
４８に記憶されたデイジタルワードの内の整数部
分を表わす上位ビツトが比較器５０に送られる。
また、周知のデイジタルカウンタ５２も比較器５
０に接続される。カウンタ５２はスタート信号以
前にライン「RESET」上の信号により０……０
にはじめにリセツトされている。ラインEN上の
信号により動作に入ると、カウンタ５２はクロツ
クパルス発生器３６によるラインcp上のクロツ
クパルスを計数する。カウンタ５２の内容はそれ
がラインEN上の信号により動作に入つた後にそ
こに供給されるクロツクパルスの数を表わす。 比較器５０はカウンタ５２で計数したクロツク
パルスの数とアキユムレータレジスタ４８に記憶
されたデイジタルワードの整数部分とを比較し、
それが、等しいときに高すなわち１信号を発生
し、等しくないとき低すなわち０信号を発生す
る。すなわち、次の通りである。 (イ) カウンタ５２の内容＝アキユムレータ４８の
内容のとき、比較器５０の出力＝１ (ロ) カウンタ５２の内容≠アキユムレータ４８の
内容のとき、比較器５０の出力＝０ 比較器５０の出力はセレクタ４６に、そして、
ライン５８を介して一対のＤ形フリツプフロツプ
５４，５６に送られる。ライン５８上の信号はセ
レクタ４６用の制御信号を与え、そして特にライ
ン５８上の信号が０であればセレクタ４６の端子
Ａに送られるデイジタルワードはバス４５を介し
て加算器４４に入り、１であれば端子Ｂ上のデイ
ジタルワードはバス４５を介して加算器４４に送
られる。０……０となつているレジスタ６０はこ
こではセレクタ４８の端子Ａに接続される。 ライン５８上の信号はまたＤ形フリツプフロツ
プ５４，５６のクロツク端子Ｃに入る。フリツプ
フロツプ５４のＱ出力（ここではQA）はフリツ
プフロツプ５６のＤ端子、Ｊ−Ｋフリツプフロツ
プ６１のＪ端子およびANDゲート６３を介して
シフトレジスタ６２の入力端子に夫々接続され
る。 このANDゲート６３にはラインENも接続さ
れる。フリツプフロツプ５６の端子（ここでは
ＱB）はフリツプフロツプ５４のＤ端子に接続さ
れる。フリツプフロツプ５６のＱ出力（ここでは
QB）はANDゲート６６、ORゲート６８および
ANDゲート７１をシフトレジスタ６４の入力端
子に接続され、そのB出力はORゲート６８、
ANDゲート７０および７１を介してシフトレジ
スタ６４の入力に接続される。ライン３７上の制
御信号はANDゲート６６に送られ、この制御信
号が１のときラインEN上の信号によりANDゲ
ート７１が動作に入るときにORゲート６８を介
してシフトレジスタ６４の入力端子にQBを接続
するようにする。そしてこのような制御信号はイ
ンバータ７４を通じてANDゲート７０に入り、
ゲート７１がラインEN上の信号で動作に入りそ
してライン３７上の信号が１となつたときに出力
ＱBをORゲート６８を通じて入力端子シフトレジ
スタ６４に接続するようにする。 後述するようにフリツプフロツプ５４，５６は
出力QAとQBに０信号を発生するように初期条件
をつけられる。更にＪ−Ｋフリツプフロツプ６１
はラインEN上の信号によりリセツトされライン
EN上の１信号によりライン７２に０信号を発生
するようにされる。フリツプフロツプ５４のQA
出力がスタート後の第１時間だけ１となると、フ
リツプフロツプはセツトされてライン７２上の信
号が１となる。ライン７２の信号はANDゲート
７８に入る。またANDゲート７８にはライン
ENが接続される。ゲート７８の出力はORゲー
ト８０を介してシフトレジスタ６２，６４のイネ
ーブル端子に接続される。動作において、シフト
レジスタ６４，６２の入力端子の信号はライン
cpを介してシフトレジスタ６２，６４に入るク
ロツクパルスによりそれらシフトレジスタに記憶
される。後述するように予定数（ここではこれら
レジスタの段数に等しい）のクロツクパルスがカ
ウンタ５２により計数された後に、デコーダ８６
によりライン８４に１信号が発生する。ライン８
４の信号はＪ−Ｋフリツプフロツプ４０をリセツ
トさせてラインENに０信号をそしてラインEN
に１信号を発生させてシフトレジスタ６２，６４
によるそれ以上の記憶を不能にする。シフトレジ
スタ６２，６４が一杯になつた後に読取信号がラ
インREADに与えられる。この信号はANDゲー
ト８８を介してＪ−Ｋフリツプフロツプ90のＪ端
子に与えられてラインRE上に１信号を発生する。
これによりシフトレジスタ６２，６４に記憶され
たデータはラインcp上のクロツクパルスに応答
してCPの速度で読取り可能となる。読取られた
データはRF部分１４に送られる。データの読取
完了後にストツプ信号がラインREに与えられて
シフトレジスタ６２，６４の動作を不能にする。 第２Ａ〜２Ｌ図を参照して中間周波部１２の動
作を説明する。第２Ａ図はラインcp上のクロツ
クパルスを示し、その周波数はCPであつてここ
では320MHzである。時刻tSTARTにおけるライン
START上のスタート信号に応じてラインENの
信号は第２Ｂ図に示すように１となりライン３５
上のデイジタルワードのレジスタ４２への記憶を
可能にする。ここでは例えばデイジタルワードは
前述のように（2.67）10である。このデイジタル
ワードはまた第２Ｃ図に示すようにアキユムレー
タレジスタ４８にも記憶される。イネーブル信号
後の第１クロツクパルスに応答してカウンタ５２
が第２Ｄ図に示すようにデイジタルワード(1)10を
発生する。比較器５０はアキユムレータ４８に記
憶されたデイジタルワードの整数部分（ここでは
(2)10）とカウンタ５２により発生されるデイジタ
ルワード（ここでは(1)10）に応答してライン５８
に０信号を発生する。セレクタ４６はこの０信号
に応答してレジスタ６０の内容（ここでは０）を
ライン４５に与えそしてそれ故アキユムレータ４
８は（2.67）10の記憶を続行する。次のクロツク
パルスに応答してカウンタ５２はデイジタルワー
ド(2)10を発生する。比較器５０はアキユムレータ
４８に記憶されたデイジタルワードの整数部分
（ここでは(2)10）とカウンタ５２にこのとき記憶
されているデイジタルワード（ここでは(2)10）に
応答して第２Ｅ図に示すようにライン５８に１信
号を発生する。この１信号に応答してアキユムレ
ータ４８の内容（ここでは（2.67）10）はセレク
タ４６を通つて加算器４４に入り、レジスタ４２
に記憶されたデイジタルワード（ここでは
（2.67）10）に加算されてその和（ここでは
（5.33）10）が第２Ｃ図に示すようにアキユムレー
タレジスタ４８に記憶され、それによりライン５
８上の比較器５０の出力は第２Ｅ図に示すように
０にもどる。この比較器の出力はカウンタ５２が
(5)10を表わすデイジタルワードを発生するまで０
のままである。このとき、比較器５０の出力すな
わちライン５８上の信号は第２Ｅ図に示すように
１となり、アキユムレータ４８の内容（このとき
（5.33）10）がレジスタ４２の内容（すなわち
（2.67）10）に加算されて（8.0）10を発生し、これ
がアキユムレータ４８に記憶されて第２Ｃ、２
Ｄ、２Ｅ図に示すように比較器５０の出力を０に
もどす。次にレジスタ４２内のデイジタルワード
（ここでは（2.67）10）が累積的に加算され、そし
てアキユムレータ４８のデイジタルワードの整数
部分がカウンタ５２内のデイジタルワードに等し
くなるたびにアキユムレータ４８に記憶される。
更に比較器５０の出力（ライン５８上）はカウン
タ５２内のデイジタルワードがアキユムレータ４
８内のデイジタルワードの整数部分に等しくなる
たびに０から１に変わり、第２Ｅ図に示すように
ライン５８に一連のパルスを発生する。ライン５
８上のこれらパルスは図示のようにＤ形フリツプ
フロツプ５４，５６のクロツク端子Ｃに送られ
る。上述のように、これらフリツプフロツプは出
力QA，QBに０信号を発生しはじめる。従つて出
力QA，QB，Bがライン５８上のパルスに応答し
て次の論理信号を発生する。
【表】
… … … …
出力QA，B，QBは第２Ｆ，２Ｇ，２Ｈ図に
夫々示している。 まず出力QA（第２Ｆ図）に発生される信号を考
えると、この出力が１になる（パルスＡに応じ
て）と、フリツプフロツプ６１の出力（第１図）
は１となり第２Ｉ図に示すようにラインENSRに
ANDゲート７８の出力が１となる。従つて出力
DAのデータは動作可能となつたANDゲート６３
を通り、そしてシフトレジスタ６２が一杯となつ
てフリツプフロツプ４０がラインEN上の低信号
によりライン８４上の信号によつてリセツトされ
るまで第２Ｊ図に示すようにラインcp上のクロ
ツクパルスに応じて一連の１、０信号としてレジ
スタ６２に記憶される。次にフリツプフロツプ５
６の出力については、出力QBまたはBの信号が
ライン３７上の信号によりシフトレジスタ６４に
記憶される。この例では所望のRF信号は局部発
振器１６の周波数より高い周波数を有し、それ
故、前述のようにライン３７上の信号は１であ
る。従つて出力QBの信号は第２Ｋ図に示すよう
にラインcpのクロツクパルスに応じてシフトレ
ジスタ６４に一連の１、０信号として順次記憶さ
れる。 シフトレジスタ６２，６４が一杯となつた後に
読取信号がラインREADに加えられてラインRE
に１信号を発生する。シフトレジスタ６２，６４
に記憶されたこれらビツトはラインcpのクロツ
ク信号に応じてそこから順次読取られる。シフト
レジスタ６２，６４の出力は夫々ミキサ１８，２
０に加えられる。そのような出力は夫々第２Ｊ、
２Ｋ図の点線で示すように高および低レベルを有
する２進信号として生じる。１ビツトの量子化に
対してレジスタ６２の出力信号（第２Ｊ図）は
sin2πIFｔで表わされ、そして同様にシフトレジ
スタ６４の出力は−cos2πIFｔで表わされる。但
しIFはここでは30MHzの中間周波である。更に
局部発振器１６からの信号はsin2πCｔである。
従つて加算回路２８の出力信号は−cos2π（C＋
IF）ｔで表わされる。すなわちここでは9930M
Hzである周波数T＝C＋IFを有する信号である。
他方、もし送信されるべき所望のRF信号の周波
数が9870MHzでなければならぬとすれば、ライン
３７上の制御信号は低であり、第２Ｇ図に示すよ
うに出力Bはシフトレジスタ６４に（出力QBに
代わり）記憶されていなければならない。従つ
て、レジスタ６４内のデータは第２Ｌ図に示すよ
うに一連の１、０信号である。点線で示すエンベ
ロープはcos2πIFｔを示すと考えてよい。従つ
て、加算回路２８の出力はこの場合にはcos2π（C
−IF）ｔ、すなわちここでは9870MHzの周波数
T＝C＋IFを有する信号となる。
出力QA，B，QBは第２Ｆ，２Ｇ，２Ｈ図に
夫々示している。 まず出力QA（第２Ｆ図）に発生される信号を考
えると、この出力が１になる（パルスＡに応じ
て）と、フリツプフロツプ６１の出力（第１図）
は１となり第２Ｉ図に示すようにラインENSRに
ANDゲート７８の出力が１となる。従つて出力
DAのデータは動作可能となつたANDゲート６３
を通り、そしてシフトレジスタ６２が一杯となつ
てフリツプフロツプ４０がラインEN上の低信号
によりライン８４上の信号によつてリセツトされ
るまで第２Ｊ図に示すようにラインcp上のクロ
ツクパルスに応じて一連の１、０信号としてレジ
スタ６２に記憶される。次にフリツプフロツプ５
６の出力については、出力QBまたはBの信号が
ライン３７上の信号によりシフトレジスタ６４に
記憶される。この例では所望のRF信号は局部発
振器１６の周波数より高い周波数を有し、それ
故、前述のようにライン３７上の信号は１であ
る。従つて出力QBの信号は第２Ｋ図に示すよう
にラインcpのクロツクパルスに応じてシフトレ
ジスタ６４に一連の１、０信号として順次記憶さ
れる。 シフトレジスタ６２，６４が一杯となつた後に
読取信号がラインREADに加えられてラインRE
に１信号を発生する。シフトレジスタ６２，６４
に記憶されたこれらビツトはラインcpのクロツ
ク信号に応じてそこから順次読取られる。シフト
レジスタ６２，６４の出力は夫々ミキサ１８，２
０に加えられる。そのような出力は夫々第２Ｊ、
２Ｋ図の点線で示すように高および低レベルを有
する２進信号として生じる。１ビツトの量子化に
対してレジスタ６２の出力信号（第２Ｊ図）は
sin2πIFｔで表わされ、そして同様にシフトレジ
スタ６４の出力は−cos2πIFｔで表わされる。但
しIFはここでは30MHzの中間周波である。更に
局部発振器１６からの信号はsin2πCｔである。
従つて加算回路２８の出力信号は−cos2π（C＋
IF）ｔで表わされる。すなわちここでは9930M
Hzである周波数T＝C＋IFを有する信号である。
他方、もし送信されるべき所望のRF信号の周波
数が9870MHzでなければならぬとすれば、ライン
３７上の制御信号は低であり、第２Ｇ図に示すよ
うに出力Bはシフトレジスタ６４に（出力QBに
代わり）記憶されていなければならない。従つ
て、レジスタ６４内のデータは第２Ｌ図に示すよ
うに一連の１、０信号である。点線で示すエンベ
ロープはcos2πIFｔを示すと考えてよい。従つ
て、加算回路２８の出力はこの場合にはcos2π（C
−IF）ｔ、すなわちここでは9870MHzの周波数
T＝C＋IFを有する信号となる。
第１図は本考案による周波数シンセサイザのブ
ロツク図、第２Ａ図、第２Ｂ図、第２Ｃ図、第２
Ｄ図、第２Ｅ図、第２Ｆ図、第２Ｇ図、第２Ｈ
図、第２Ｉ図、第２Ｊ図、第２Ｋ図、第２Ｌ図は
本考案の理解に有効なタイミング図である。 １０……周波数シンセサイザ、１２……中間周
波シンセサイザ部、１４……無線周波RF部、１
６……局部発振器、１８，２０……ミキサ、２２
……90位相器、２４，２６……帯域フイルタ、２
８……加算回路、３０……進行波管増幅器、３２
……アンテナ、３４……デイジタルコンピユー
タ、３６……クロツクパルス発生器、４０，６
１，９０……Ｊ−Ｋフリツプフロツプ、４２，６
０……レジスタ、４４……加算器、４６……セレ
クタ、４８……アキユムレータレジスタ、５０…
…比較器、５２……カウンタ、５４，５６……Ｄ
形フリツプフロツプ、６２，６４……シフトレジ
スタ。
ロツク図、第２Ａ図、第２Ｂ図、第２Ｃ図、第２
Ｄ図、第２Ｅ図、第２Ｆ図、第２Ｇ図、第２Ｈ
図、第２Ｉ図、第２Ｊ図、第２Ｋ図、第２Ｌ図は
本考案の理解に有効なタイミング図である。 １０……周波数シンセサイザ、１２……中間周
波シンセサイザ部、１４……無線周波RF部、１
６……局部発振器、１８，２０……ミキサ、２２
……90位相器、２４，２６……帯域フイルタ、２
８……加算回路、３０……進行波管増幅器、３２
……アンテナ、３４……デイジタルコンピユー
タ、３６……クロツクパルス発生器、４０，６
１，９０……Ｊ−Ｋフリツプフロツプ、４２，６
０……レジスタ、４４……加算器、４６……セレ
クタ、４８……アキユムレータレジスタ、５０…
…比較器、５２……カウンタ、５４，５６……Ｄ
形フリツプフロツプ、６２，６４……シフトレジ
スタ。
Claims (1)
- 【実用新案登録請求の範囲】 １ 周波数を有する信号を発生するデイジタル
周波数シンセサイザであつて、 (a) パルス繰返し周波数CPを有するクロツク
パルス信号に応答して、計数されたクロツク
パルス数を表わす第１デイジタルワードを発
生するカウント手段と、 (b) CP／n（ｎは偶整数）を表わす第２デイジ
タルワードを累積加算した値の整数部分が前
記第１デイジタルワードと等しいことを制御
信号が示す毎に、第２デイジタルワードを累
積的に加算する加算手段と、 (c) 前記第１デイジタルワード及び累積加算さ
れた第２デイジタルワードの整数部分を受
け、その整数部分が第１デイジタルワードに
等しいかあるいは等しくないかを示す前記制
御信号を発生する比較手段と、 (d) 前記制御信号に応答し周波数に関係する
信号を発生する出力手段と、 から構成されるデイジタル周波数シンセサイザ。 (2) 前記出力手段が各クロツクパルスに応答して
２進信号レベルを発生する手段を含み、前記２
進信号レベルの２進状態が周波数に関係する
周波数で変化する、実用新案登録請求の範囲第
１項記載のデイジタル周波数シンセサイザ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/941,818 US4240034A (en) | 1978-09-11 | 1978-09-11 | Digital frequency synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175028U JPH01175028U (ja) | 1989-12-13 |
| JPH0215407Y2 true JPH0215407Y2 (ja) | 1990-04-25 |
Family
ID=25477113
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11663479A Pending JPS5538800A (en) | 1978-09-11 | 1979-09-11 | Digital freouency synthesizer |
| JP1989062364U Expired JPH0215407Y2 (ja) | 1978-09-11 | 1989-05-29 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11663479A Pending JPS5538800A (en) | 1978-09-11 | 1979-09-11 | Digital freouency synthesizer |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4240034A (ja) |
| JP (2) | JPS5538800A (ja) |
| CA (1) | CA1112767A (ja) |
| DE (1) | DE2936250C2 (ja) |
| FR (1) | FR2435860B1 (ja) |
| GB (1) | GB2032150B (ja) |
| IT (1) | IT1120565B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4328554A (en) * | 1980-07-03 | 1982-05-04 | The United States Of America As Represented By The Secretary Of The Navy | Programmable frequency synthesizer (PFS) |
| US4349887A (en) * | 1980-08-22 | 1982-09-14 | Rca Corporation | Precise digitally programmed frequency source |
| JPS5784626A (en) * | 1980-11-17 | 1982-05-27 | Fujitsu Ltd | Digital pll circuit |
| EP0075591A1 (en) * | 1981-04-06 | 1983-04-06 | Motorola, Inc. | Frequency synthesized transceiver |
| JPS58160500U (ja) * | 1982-04-22 | 1983-10-26 | 三菱電機株式会社 | 照明制御装置 |
| US4494073A (en) * | 1982-09-27 | 1985-01-15 | Cubic Corporation | Frequency generator using composite digitally controlled oscillators |
| US4514696A (en) * | 1982-12-27 | 1985-04-30 | Motorola, Inc. | Numerically controlled oscillator |
| US4558282A (en) * | 1983-01-03 | 1985-12-10 | Raytheon Company | Digital frequency synthesizer |
| EP0128228B1 (de) * | 1983-06-08 | 1988-01-07 | Ibm Deutschland Gmbh | Verfahren und Anordnung zur Erzeugung von Impulsen beliebiger Zeitrelation innerhalb unmittelbar aufeinanderfolgender Impulsintervalle mit sehr hoher Genauigkeit und zeitlicher Auflösung |
| FR2592244B1 (fr) * | 1985-12-23 | 1994-05-13 | Thomson Csf | Synthetiseur numerique de frequences elevees a corrections aperiodiques optimalisant la purete spectrale. |
| US4951004A (en) * | 1989-03-17 | 1990-08-21 | John Fluke Mfg. Co., Inc. | Coherent direct digital synthesizer |
| US4992743A (en) * | 1989-11-15 | 1991-02-12 | John Fluke Mfg. Co., Inc. | Dual-tone direct digital synthesizer |
| US5394106A (en) * | 1993-08-31 | 1995-02-28 | Gadzoox Microsystems | Apparatus and method for synthesis of signals with programmable periods |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3464018A (en) * | 1966-08-26 | 1969-08-26 | Nasa | Digitally controlled frequency synthesizer |
| US3689849A (en) * | 1971-07-21 | 1972-09-05 | Instr For Ind Inc | Signal generator |
| US3882404A (en) * | 1973-11-29 | 1975-05-06 | Singer Co | Timing device with pulse splitting feedback |
| JPS5143060A (ja) * | 1974-10-09 | 1976-04-13 | Nippon Telegraph & Telephone | Dejitarushuhasuteibaikairo |
| JPS52122733A (en) * | 1976-04-07 | 1977-10-15 | Toshiba Corp | Pulse line converter |
-
1978
- 1978-09-11 US US05/941,818 patent/US4240034A/en not_active Expired - Lifetime
-
1979
- 1979-08-22 CA CA334,225A patent/CA1112767A/en not_active Expired
- 1979-09-06 FR FR7922288A patent/FR2435860B1/fr not_active Expired
- 1979-09-07 GB GB7931027A patent/GB2032150B/en not_active Expired
- 1979-09-07 DE DE2936250A patent/DE2936250C2/de not_active Expired
- 1979-09-10 IT IT50222/79A patent/IT1120565B/it active
- 1979-09-11 JP JP11663479A patent/JPS5538800A/ja active Pending
-
1989
- 1989-05-29 JP JP1989062364U patent/JPH0215407Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2435860B1 (fr) | 1986-03-07 |
| FR2435860A1 (fr) | 1980-04-04 |
| GB2032150B (en) | 1982-10-27 |
| IT7950222A0 (it) | 1979-09-10 |
| JPS5538800A (en) | 1980-03-18 |
| DE2936250A1 (de) | 1980-03-20 |
| IT1120565B (it) | 1986-03-26 |
| GB2032150A (en) | 1980-04-30 |
| DE2936250C2 (de) | 1986-03-20 |
| US4240034A (en) | 1980-12-16 |
| JPH01175028U (ja) | 1989-12-13 |
| CA1112767A (en) | 1981-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0215407Y2 (ja) | ||
| US3928813A (en) | Device for synthesizing frequencies which are rational multiples of a fundamental frequency | |
| US3879661A (en) | Signal processor and subassemblies therefor | |
| JPS61237542A (ja) | デイジタル信号検出器 | |
| US6040738A (en) | Direct conversion receiver using single reference clock signal | |
| US5307029A (en) | Method and apparatus for generating multiple frequency tones using a digital frequency divider | |
| CN110289858B (zh) | 一种宽带细步进捷变频合系统 | |
| KR960036338A (ko) | 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치 | |
| US5442670A (en) | Circuit for dividing clock frequency by N.5 where N is an integer | |
| US4558282A (en) | Digital frequency synthesizer | |
| US4223404A (en) | Apparatus for recycling complete cycles of a stored periodic signal | |
| US3568069A (en) | Digitally controlled frequency synthesizer | |
| US3852746A (en) | Pulse compression radar | |
| JP2807703B2 (ja) | 信号発生装置 | |
| JP2885287B2 (ja) | 周波数シンセサイザ | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| JP3649874B2 (ja) | 分周回路 | |
| JPH09223959A (ja) | 分周回路 | |
| JPS58502030A (ja) | 発振器を入力信号に位相合わせさせる装置 | |
| Ryabov | Digital Synthesizers of Frequency-Modulated Signals | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| US4267512A (en) | Digital frequency divider | |
| CN220368697U (zh) | 一种能够抑制2if的混频器电路 | |
| CN215601287U (zh) | 一种宽带低杂散毫米波直接合成源电路 |