JPH02147933U - - Google Patents
Info
- Publication number
- JPH02147933U JPH02147933U JP5662789U JP5662789U JPH02147933U JP H02147933 U JPH02147933 U JP H02147933U JP 5662789 U JP5662789 U JP 5662789U JP 5662789 U JP5662789 U JP 5662789U JP H02147933 U JPH02147933 U JP H02147933U
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- control signal
- signal input
- operate
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
第１図は本考案の一実施例の半導体集積回路を
示す回路図である。 １，２……入力端子、３……出力端子、４……
コンデンサ（出力負荷）、５，６……インバータ
、７乃至１０……Ｐチヤンネル型トランジスタ、
１１乃至１４……Ｎチヤンネル型トランジスタ。
示す回路図である。 １，２……入力端子、３……出力端子、４……
コンデンサ（出力負荷）、５，６……インバータ
、７乃至１０……Ｐチヤンネル型トランジスタ、
１１乃至１４……Ｎチヤンネル型トランジスタ。
Claims (1)
- 信号入力端子と、制御信号入力端子と、信号出
力段に設けられた少なくとも第１、第２のトラン
ジスタとを備え、前記制御信号入力端子からの制
御信号により、前記第１、第２のトランジスタの
うち一方を動作させ、他方を動作させないように
制御する手段を設けたことを特徴とする半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5662789U JPH02147933U (ja) | 1989-05-16 | 1989-05-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5662789U JPH02147933U (ja) | 1989-05-16 | 1989-05-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02147933U true JPH02147933U (ja) | 1990-12-17 |
Family
ID=31580620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5662789U Pending JPH02147933U (ja) | 1989-05-16 | 1989-05-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02147933U (ja) |
-
1989
- 1989-05-16 JP JP5662789U patent/JPH02147933U/ja active Pending