JPH0214388A

JPH0214388A - 画像情報表示装置

Info

Publication number: JPH0214388A
Application number: JP16527388A
Authority: JP
Inventors: Tatsuhiko Sakamoto; 辰彦坂本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-07-01
Filing date: 1988-07-01
Publication date: 1990-01-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉この発明は、メモリに格納された画像情報を順次読みだ
して直接ＣｒｔＴ（陰極線管）等の表示装置にマルチウ
ィンドウ表示するハードウェアウィンドウ方式の画像情
報表示装置に関する。

〈従来の技術〉従来の画像情報表示装置は、画像情報を格納する一つの
メモリと、ＣＩＩＴに表示される画像上に設定された複
数の矩形領域に対応して設けられ、ＣＲＴの走査位置が
上記矩形領域内にあるか否かを表すアクティブ信号と上
記矩形領域の画像情報が格納されたメモリのアドレスを
表わすアドレス信号を発生する複数のアドレス生成部と
、外部から入力されろ優先順信号に基づいて上記複数の
アドレス生成部から出力される複数のアドレス信号の内
から有効なアドレス信号を決定するアドレス決定部を持
っていた。そして、上記アドレス決定部により決定され
た有効アドレス信号によって、上記メモリから画像情報
を順次読みだして、上記ＣＲＴに複数の矩形領域を表示
していた。

その−例を第２図のブロック図により具体的に示す。ア
ドレス生成部［）１，１０２，１０３は、それに対応す
る矩形領域の画像情報が格納されているＲＡＭ（ランダ
ムアクセスメモリ）１０７のアドレスを表す信号ＡＤＤ
　Ｉ−ＡＤＤ３を出力すると共に、ＣｒＬＴ　Ｉ　Ｉ　
Ｏの走査位置が上記矩形領域内にあるか否かを表すアク
ティブ信号ＯＮＩ〜ＯＮ３を生成する。一方、選択回路
１０４は上記アドレス生成部１０１，１０２．＋　０３
から出力されるアクティブ信号ＯＮＩ〜ＯＮ３と、デー
タセット回路ｌｉｔより与えられるアドレス生成部１０
１．１０２，１０３の優先順位を表す優先順位信号によ
り、アドレス生成部１０１．１０２．Ｉ０３が出力する
アドレス信号ＡＤＤＩ−ＡＤＤ３の内から有効なアドレ
ス信号を選択するための選択信号ＳＬを出力するための
回路である。すなわち、選択信号ＳＬはアクティブ信号
を出力しているアドレス生成部１０１，１０２，１０３
のうち最優先のものを選択する信号である。マルチプレ
クサ１０６は上記選択回路１０４から出力される選択信
号ＳＬに基づいて上記アドレス信号ＡＤＤＩ−ＡＩ）Ｄ
３の内からＧＩＬＴ　Ｉ　Ｉ　Ｏの現在の走査位置に対
して有効なｒＬＡＭｌ　０７のアドレスを選択する。

上記選択回路１０４とマルチプレクサ１０６によってア
ドレス決定部を構成する。

一方、上記アドレス生成部１０１，１０２，１０３から
出力される有効分信号Ｄ　Ｅ　ａ　１〜Ｄ　Ｅ　Ｏ３は
、各々アドレス信号ＡＤＤＩ−ＡＤＤ３に対応するＲＡ
ＭＩ　Ｏ７に格納された画像データ中の有効分を表す信
号である。マルチプレクサ＋０５は、上記選択回路１０
４から入力されるアドレス選択信号ＳＬに基づいて、上
記有効分信号Ｄ　Ｅ　ｏ　＋　’＝　Ｄ　Ｅ　ｏ　３の
うちから、一つの有効分信号ＤＥを選択して、データ出
力回路＋０８に出力する。

上記ＲＡＭ１０７はマルチプレクサ１０６より与えられ
るアドレスとバス１４より与えられるアドレスから画像
データを出力し、あるいはそのアドレスに画像データを
書き込む（書き込みはＣＰＵＩ２からバス１４を介して
与えられるアドレスに対してのみである）２ボ一トＲＡ
Ｍである。このＲＡＭ１０７より並列に出力された画像
データのブロックは、データ出力回路１０８へ送られる
。

このデータ出力回路１０８はＲＡＭＩ　０７より出力さ
れるＲＡＭデータのうち、マルチプレクサ回路１０５か
ら出力される有効分信号ＤＥで示される有効分だけをパ
ラレル／シリアル変換回路１０９へ送出する。そして、
このパラレル／シリアル変換回路１０９は、データ出力
回路１０Ｂより出力されるｒＬＡＭデータの有効分をパ
ラレル／シリアル変換し、ＣＲＴＩＩＯへビデオ信号を
送出する。ＣＰＵ１２はこの画像情報表示装置全体を制
御し、インターフェース回路１３は画像情報を入出力す
る回路である。

〈発明が解決しようとする課題〉上記従来のハードウェアウィンドウ方式の画像表示装置
は、第３図に示すように、ＣＲＴ　ｌ　１０の走査位置
が第１ウインドウと第２ウインドウが重なり、第１ウイ
ンドウから第２ウインドウに移り変わる部分ＣではＣＲ
ＴＩＩＯに表示すべき画像情報の入ったＲＡＭアドレス
を与えるアドレス生成部はウィンドウ１に対応したアド
レス生成部１０２からウィンドウ２に対応したアドレス
生成部１０３へと移り変わって行く。

ところが、上記従来のハードウェアウィンドウ方式では
、この変化する部分Ｃにおいて、ウィンドウｌのための
アドレスに対してＲＡＭ１０７より得られたデータのブ
ロック（たとえば８ビツト）のうち第２ウインドウに入
るデータすなわち無効分が発生する可能性が多く、その
場合には、次にｃｎ’ｒ　ｔ　ｔ　ｏに表示すべきデー
タが入っているＲＡＭｌ０７のアドレスをウィンドウ２
に対するアドレス生成部１０３が無効データが有った分
だけ早く発生し、ＲＡＭ＋０７からデータを取る必要が
ある。しかし、固定の周期でＲＡＭからデータを取る方
式では、このようにすることはできない。

また、固定の周期のハードウェアウィンドウ方式でｉｔ
ΔＭデータを取りに行くと、無効データが有った分だけ
ＣＲＴに実際に表示すべきデータが不足する可能性があ
る。一方、Ｉｔ　Ａ　Ｍよりデータを得るタイミングを
自由に可変にする方式ではウィンドウ数の増加に伴い制
御が難しくなる。また、上記従来の方式ではウィンドウ
の重なった部分においては、外部からの優先順信号に基
づいてどれかのウィンドウのデータのみしか表示するこ
とができなかった。

そこで、この発明の目的は、ウィンドウが移り変わる点
で無効データが有っても、メモリからデータを得るタイ
ミングを可変にする必要がなくて、データを取り込む方
法が容易で、外部からの制御信号に基づいて演算等を施
して種々の表示方法、たとえば、ウィンドウ画面の後ろ
に背景画面を透視すること等が行える画像情報表示装置
を提供することにある。

く課題を解決するための手段〉上記目的を達成するため、この発明は、表示装置と、上
記表示装置に表示される複数の矩形領域に夫々対応する
複数のウィンドウモノニールを備え、上記各ウィンドウ
モジュールは、そのウィンドウモジュールの対応する矩
形領域内の画像情報を格納するメモリと、上記表示装置
の走査位置が」二足矩形領域内にあるか否かを表わすア
クティブ信号と上記メモリのアドレスを表イつすアドレ
ス信号を出力するアドレス生成部と、上記アドレス生成
部によって生成されたアドレス信号によって上記メモリ
から読み出された画像情報を順次出力するデータ出力部
からなり、また、上記複数のウィンドウモノニールから
出力された画像情報に外部からの制御信号に基づいて論
理演算等を行って、上記表示装置に信号を出力するラス
ターオペレーション回路を備えたことを特徴としている
。

〈作用〉複数のウィンドウモジュールにおいて、アドレス生成部
からそれが対応している矩形領域のアドレスを表すアド
レス信号がメモリに出力されると、データ出力部はメモ
リからデータを取り込み、順次出力する。そして、ラス
ターオペレーション回路が外部から与えられた信号に基
づき、各ウィンドウモジュールのデータ出力部より出力
されたデータに論理演算等を施して表示装置に出力する
。

このように、複数のウィンドウモジュールがパラレルに
データをラスターオペレーション回路に出力し、このデ
ータをラスターオペレーション回路が論理演算等をする
ので、一つのウィンドウから他のウィンドウに移り変わ
る点で、無効データが生じてもメモリからデータを得る
タイミングを変える必要がない。

〈実施例〉以下、この発明を図示の実施例により詳細に説明する。

第１図はこの発明の一実施例のブロック図であり、背景
画面の他に２つのウィンドウが表示可能な画像情報表示
装置を示す。ウィンドウモジュールｔｏｏ、２００，３
００は、各々第２図の背景画面と第１ウインドウと第２
ウインドウに対応する。

そして、各ウィンドウモジュール内のアドレス生成部１
．２．３は、データセット回路ＩＩから与えられたＣｒ
ＬＴ　Ｉ　Ｑ上の矩形領域情報に基づき対応する背景画
面またはウィンドウの格納されているメモリｌ　５，１
６．１７のアドレスを表すアドレス信号ＡＤＤ１〜ΔＤ
Ｄ３を出力する。また、上記アドレス生成ｉＮ、２．３
はそれに対応するウィンドウ内にＣ１’ｒｌＯの走査位
置があるか否かを表すアクティブ信号ＯＮｔ〜ＯＮａも
出力する。

」二記各ウィンドウモジュール１００．２００．３００
内のデータ出力部１８，１９．２０は、各メモリ＋５．
１６．１７からデータを取り込んで、ラスターオペレー
ション回路２１へ送出する。上記ラスターオペレーショ
ン回路２１はデータセット回路１１からの制御信号とア
ドレス生成部１〜３から与えられたアクティブ信号ＯＮ
Ｉ〜ＯＮ３に基づき、データ出力部＋８．１９．２０よ
り出力されたデータに論理演算等を施しＣＲＴｌ　０へ
出力する。

すなわち、上記ラスターオペレーション回路２１は各ウ
ィンドウモジュール１００，２００，３００のメモリＩ
　５．１６．１７からデータ出力部１８゜１９．２０を
介して異なるウィンドウのデータを見かけ上向時に取り
込み、このデータに論理演算等を施して、ビデオ信号を
作成してＣＲＴ　Ｉ　Ｏに出力する。したがって第１ウ
インドウから第２ウインドウに移り変わる時点で、たと
えばウィンドウモジュール２００のデータのブロックの
うちで無効のデータがあっても、それに代わるウィンド
ウモジュール３００のデータを論理演算によって取り出
すことができ、したがって固定の周期でメモリ１５．１
６．１７からデータを取り出しても、同等支障はない。

また、ウィンドウモジュール＋００からの背景画面を表
わすデータとウィンドウモジュール２００からの第１ウ
インドウのデータを同時にラスターオペレーション回路
２１に取り込むので、これらをミックスすることによっ
て、第１ウインドウの後ろに背景画面を透視して表示す
るようにできる。

また、上記データセット回路ＩＩはウィンドウモジュー
ル１００，２００，３００のアドレス生成部１，２．３
へＣＲＴＩＯ上の矩形領域情報を与える。このデータセ
ット回路Ｉｆの格納している情報は、バス１４を通して
瞬時に書き換えすることができ、それによりウィンドウ
の高速移動等が容易に行える。メモリｌ　５．１６．１
７はそれぞれ背景画面、第１ウインドウ、第２ウインド
ウの画像情報を格納しており、その画像情報はバス１４
を通して外部に対して入出力が行われる。

ＣＰＵ１２はこの画像情報表示装置全体を制御し、イン
ターフェース回路１３は画像情報を入出力する回路であ
る。

〈発明の効果〉以上より明らかなように、この発明の画像情報表示装置
は、表示装置上に表示されるウィンドウごとにメモリ、
アドレス生成部、データ出力部からなるウィンドウモジ
ュールと、この複数のウィンドウモジュールからの出力
を受けて、論理演算等を行うラスターオペレーション回
路を備えているので、各アドレス生成部から対応するメ
モリのアクセスが独立に行え、また、ウィンドウの重な
り部分についてもただ単に外部からの優先順信号に基づ
きどれかのウィンドウ情報のみを表示するだけではなぐ
、外部からの制御信号から種々の論理演算等を行って、
ウィンドウ画面の後ろに背景画面を透視できる等多彩な
表示ができる。

【図面の簡単な説明】

第１図はこの発明の画像情報表示装置の一実施例のブロ
ック図、第２図は従来のハードウェアウィンドウ方式の
ブロック図、第３図はマルチウィンドウの表示例を示す
図である。１．２．３・・・アドレス生成部、！Ｏ・・・ＣｒｔＴＳ　１１・・・データセット回路、
１２・・・ＣＰＵ、＋３・・・インターフェース回路、
１４・・・バス、　　ｌ　５，１６．１７・・・メモリ
、１８．１９．２０・・・データ出力部、２１・・・ラ
スターオペレーション回路。

Claims

【特許請求の範囲】

（１）表示装置と、上記表示装置に表示される複数の矩
形領域に夫々対応する複数のウィンドウモジュールを備
え、上記各ウィンドウモジュールは、そのウィンドウモ
ジュールの対応する矩形領域内の画像情報を格納するメ
モリと、上記表示装置の走査位置が上記矩形領域内にあ
るか否かを表わすアクティブ信号と上記メモリのアドレ
スを表わすアドレス信号を出力するアドレス生成部と、
上記アドレス生成部によって生成されたアドレス信号に
よって上記メモリから読み出された画像情報を順次出力
するデータ出力部からなり、また、上記複数のウィンドウモジュールから出力された
画像情報に外部からの制御信号に基づいて論理演算等を
行って、上記表示装置に信号を出力するラスターオペレ
ーション回路を備えることを特徴とする画像情報表示装
置。