JPH0214388A - 画像情報表示装置 - Google Patents

画像情報表示装置

Info

Publication number
JPH0214388A
JPH0214388A JP16527388A JP16527388A JPH0214388A JP H0214388 A JPH0214388 A JP H0214388A JP 16527388 A JP16527388 A JP 16527388A JP 16527388 A JP16527388 A JP 16527388A JP H0214388 A JPH0214388 A JP H0214388A
Authority
JP
Japan
Prior art keywords
window
data
address
display device
image information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16527388A
Other languages
English (en)
Inventor
Tatsuhiko Sakamoto
辰彦 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16527388A priority Critical patent/JPH0214388A/ja
Publication of JPH0214388A publication Critical patent/JPH0214388A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、メモリに格納された画像情報を順次読みだ
して直接CrtT(陰極線管)等の表示装置にマルチウ
ィンドウ表示するハードウェアウィンドウ方式の画像情
報表示装置に関する。
〈従来の技術〉 従来の画像情報表示装置は、画像情報を格納する一つの
メモリと、CIITに表示される画像上に設定された複
数の矩形領域に対応して設けられ、CRTの走査位置が
上記矩形領域内にあるか否かを表すアクティブ信号と上
記矩形領域の画像情報が格納されたメモリのアドレスを
表わすアドレス信号を発生する複数のアドレス生成部と
、外部から入力されろ優先順信号に基づいて上記複数の
アドレス生成部から出力される複数のアドレス信号の内
から有効なアドレス信号を決定するアドレス決定部を持
っていた。そして、上記アドレス決定部により決定され
た有効アドレス信号によって、上記メモリから画像情報
を順次読みだして、上記CRTに複数の矩形領域を表示
していた。
その−例を第2図のブロック図により具体的に示す。ア
ドレス生成部[)1,102,103は、それに対応す
る矩形領域の画像情報が格納されているRAM(ランダ
ムアクセスメモリ)107のアドレスを表す信号ADD
 I−ADD3を出力すると共に、CrLT I I 
Oの走査位置が上記矩形領域内にあるか否かを表すアク
ティブ信号ONI〜ON3を生成する。一方、選択回路
104は上記アドレス生成部101,102.+ 03
から出力されるアクティブ信号ONI〜ON3と、デー
タセット回路litより与えられるアドレス生成部10
1.102,103の優先順位を表す優先順位信号によ
り、アドレス生成部101.102.I03が出力する
アドレス信号ADDI−ADD3の内から有効なアドレ
ス信号を選択するための選択信号SLを出力するための
回路である。すなわち、選択信号SLはアクティブ信号
を出力しているアドレス生成部101,102,103
のうち最優先のものを選択する信号である。マルチプレ
クサ106は上記選択回路104から出力される選択信
号SLに基づいて上記アドレス信号ADDI−AI)D
3の内からGILT I I Oの現在の走査位置に対
して有効なrLAMl 07のアドレスを選択する。
上記選択回路104とマルチプレクサ106によってア
ドレス決定部を構成する。
一方、上記アドレス生成部101,102,103から
出力される有効分信号D E a 1〜D E O3は
、各々アドレス信号ADDI−ADD3に対応するRA
MI O7に格納された画像データ中の有効分を表す信
号である。マルチプレクサ+05は、上記選択回路10
4から入力されるアドレス選択信号SLに基づいて、上
記有効分信号D E o + ’= D E o 3の
うちから、一つの有効分信号DEを選択して、データ出
力回路+08に出力する。
上記RAM107はマルチプレクサ106より与えられ
るアドレスとバス14より与えられるアドレスから画像
データを出力し、あるいはそのアドレスに画像データを
書き込む(書き込みはCPUI2からバス14を介して
与えられるアドレスに対してのみである)2ボ一トRA
Mである。このRAM107より並列に出力された画像
データのブロックは、データ出力回路108へ送られる
このデータ出力回路108はRAMI 07より出力さ
れるRAMデータのうち、マルチプレクサ回路105か
ら出力される有効分信号DEで示される有効分だけをパ
ラレル/シリアル変換回路109へ送出する。そして、
このパラレル/シリアル変換回路109は、データ出力
回路10Bより出力されるrLAMデータの有効分をパ
ラレル/シリアル変換し、CRTIIOへビデオ信号を
送出する。CPU12はこの画像情報表示装置全体を制
御し、インターフェース回路13は画像情報を入出力す
る回路である。
〈発明が解決しようとする課題〉 上記従来のハードウェアウィンドウ方式の画像表示装置
は、第3図に示すように、CRT l 10の走査位置
が第1ウインドウと第2ウインドウが重なり、第1ウイ
ンドウから第2ウインドウに移り変わる部分CではCR
TIIOに表示すべき画像情報の入ったRAMアドレス
を与えるアドレス生成部はウィンドウ1に対応したアド
レス生成部102からウィンドウ2に対応したアドレス
生成部103へと移り変わって行く。
ところが、上記従来のハードウェアウィンドウ方式では
、この変化する部分Cにおいて、ウィンドウlのための
アドレスに対してRAM107より得られたデータのブ
ロック(たとえば8ビツト)のうち第2ウインドウに入
るデータすなわち無効分が発生する可能性が多く、その
場合には、次にcn’r t t oに表示すべきデー
タが入っているRAMl07のアドレスをウィンドウ2
に対するアドレス生成部103が無効データが有った分
だけ早く発生し、RAM+07からデータを取る必要が
ある。しかし、固定の周期でRAMからデータを取る方
式では、このようにすることはできない。
また、固定の周期のハードウェアウィンドウ方式でit
ΔMデータを取りに行くと、無効データが有った分だけ
CRTに実際に表示すべきデータが不足する可能性があ
る。一方、It A Mよりデータを得るタイミングを
自由に可変にする方式ではウィンドウ数の増加に伴い制
御が難しくなる。また、上記従来の方式ではウィンドウ
の重なった部分においては、外部からの優先順信号に基
づいてどれかのウィンドウのデータのみしか表示するこ
とができなかった。
そこで、この発明の目的は、ウィンドウが移り変わる点
で無効データが有っても、メモリからデータを得るタイ
ミングを可変にする必要がなくて、データを取り込む方
法が容易で、外部からの制御信号に基づいて演算等を施
して種々の表示方法、たとえば、ウィンドウ画面の後ろ
に背景画面を透視すること等が行える画像情報表示装置
を提供することにある。
く課題を解決するための手段〉 上記目的を達成するため、この発明は、表示装置と、上
記表示装置に表示される複数の矩形領域に夫々対応する
複数のウィンドウモノニールを備え、上記各ウィンドウ
モジュールは、そのウィンドウモジュールの対応する矩
形領域内の画像情報を格納するメモリと、上記表示装置
の走査位置が」二足矩形領域内にあるか否かを表わすア
クティブ信号と上記メモリのアドレスを表イつすアドレ
ス信号を出力するアドレス生成部と、上記アドレス生成
部によって生成されたアドレス信号によって上記メモリ
から読み出された画像情報を順次出力するデータ出力部
からなり、また、上記複数のウィンドウモノニールから
出力された画像情報に外部からの制御信号に基づいて論
理演算等を行って、上記表示装置に信号を出力するラス
ターオペレーション回路を備えたことを特徴としている
〈作用〉 複数のウィンドウモジュールにおいて、アドレス生成部
からそれが対応している矩形領域のアドレスを表すアド
レス信号がメモリに出力されると、データ出力部はメモ
リからデータを取り込み、順次出力する。そして、ラス
ターオペレーション回路が外部から与えられた信号に基
づき、各ウィンドウモジュールのデータ出力部より出力
されたデータに論理演算等を施して表示装置に出力する
このように、複数のウィンドウモジュールがパラレルに
データをラスターオペレーション回路に出力し、このデ
ータをラスターオペレーション回路が論理演算等をする
ので、一つのウィンドウから他のウィンドウに移り変わ
る点で、無効データが生じてもメモリからデータを得る
タイミングを変える必要がない。
〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。
第1図はこの発明の一実施例のブロック図であり、背景
画面の他に2つのウィンドウが表示可能な画像情報表示
装置を示す。ウィンドウモジュールtoo、200,3
00は、各々第2図の背景画面と第1ウインドウと第2
ウインドウに対応する。
そして、各ウィンドウモジュール内のアドレス生成部1
.2.3は、データセット回路IIから与えられたCr
LT I Q上の矩形領域情報に基づき対応する背景画
面またはウィンドウの格納されているメモリl 5,1
6.17のアドレスを表すアドレス信号ADD1〜ΔD
D3を出力する。また、上記アドレス生成iN、2.3
はそれに対応するウィンドウ内にC1’rlOの走査位
置があるか否かを表すアクティブ信号ONt〜ONaも
出力する。
」二記各ウィンドウモジュール100.200.300
内のデータ出力部18,19.20は、各メモリ+5.
16.17からデータを取り込んで、ラスターオペレー
ション回路21へ送出する。上記ラスターオペレーショ
ン回路21はデータセット回路11からの制御信号とア
ドレス生成部1〜3から与えられたアクティブ信号ON
I〜ON3に基づき、データ出力部+8.19.20よ
り出力されたデータに論理演算等を施しCRTl 0へ
出力する。
すなわち、上記ラスターオペレーション回路21は各ウ
ィンドウモジュール100,200,300のメモリI
 5.16.17からデータ出力部18゜19.20を
介して異なるウィンドウのデータを見かけ上向時に取り
込み、このデータに論理演算等を施して、ビデオ信号を
作成してCRT I Oに出力する。したがって第1ウ
インドウから第2ウインドウに移り変わる時点で、たと
えばウィンドウモジュール200のデータのブロックの
うちで無効のデータがあっても、それに代わるウィンド
ウモジュール300のデータを論理演算によって取り出
すことができ、したがって固定の周期でメモリ15.1
6.17からデータを取り出しても、同等支障はない。
また、ウィンドウモジュール+00からの背景画面を表
わすデータとウィンドウモジュール200からの第1ウ
インドウのデータを同時にラスターオペレーション回路
21に取り込むので、これらをミックスすることによっ
て、第1ウインドウの後ろに背景画面を透視して表示す
るようにできる。
また、上記データセット回路IIはウィンドウモジュー
ル100,200,300のアドレス生成部1,2.3
へCRTIO上の矩形領域情報を与える。このデータセ
ット回路Ifの格納している情報は、バス14を通して
瞬時に書き換えすることができ、それによりウィンドウ
の高速移動等が容易に行える。メモリl 5.16.1
7はそれぞれ背景画面、第1ウインドウ、第2ウインド
ウの画像情報を格納しており、その画像情報はバス14
を通して外部に対して入出力が行われる。
CPU12はこの画像情報表示装置全体を制御し、イン
ターフェース回路13は画像情報を入出力する回路であ
る。
〈発明の効果〉 以上より明らかなように、この発明の画像情報表示装置
は、表示装置上に表示されるウィンドウごとにメモリ、
アドレス生成部、データ出力部からなるウィンドウモジ
ュールと、この複数のウィンドウモジュールからの出力
を受けて、論理演算等を行うラスターオペレーション回
路を備えているので、各アドレス生成部から対応するメ
モリのアクセスが独立に行え、また、ウィンドウの重な
り部分についてもただ単に外部からの優先順信号に基づ
きどれかのウィンドウ情報のみを表示するだけではなぐ
、外部からの制御信号から種々の論理演算等を行って、
ウィンドウ画面の後ろに背景画面を透視できる等多彩な
表示ができる。
【図面の簡単な説明】
第1図はこの発明の画像情報表示装置の一実施例のブロ
ック図、第2図は従来のハードウェアウィンドウ方式の
ブロック図、第3図はマルチウィンドウの表示例を示す
図である。 1.2.3・・・アドレス生成部、 !O・・・CrtTS 11・・・データセット回路、
12・・・CPU、+3・・・インターフェース回路、
14・・・バス、  l 5,16.17・・・メモリ
、18.19.20・・・データ出力部、21・・・ラ
スターオペレーション回路。

Claims (1)

    【特許請求の範囲】
  1. (1)表示装置と、上記表示装置に表示される複数の矩
    形領域に夫々対応する複数のウィンドウモジュールを備
    え、上記各ウィンドウモジュールは、そのウィンドウモ
    ジュールの対応する矩形領域内の画像情報を格納するメ
    モリと、上記表示装置の走査位置が上記矩形領域内にあ
    るか否かを表わすアクティブ信号と上記メモリのアドレ
    スを表わすアドレス信号を出力するアドレス生成部と、
    上記アドレス生成部によって生成されたアドレス信号に
    よって上記メモリから読み出された画像情報を順次出力
    するデータ出力部からなり、 また、上記複数のウィンドウモジュールから出力された
    画像情報に外部からの制御信号に基づいて論理演算等を
    行って、上記表示装置に信号を出力するラスターオペレ
    ーション回路を備えることを特徴とする画像情報表示装
    置。
JP16527388A 1988-07-01 1988-07-01 画像情報表示装置 Pending JPH0214388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16527388A JPH0214388A (ja) 1988-07-01 1988-07-01 画像情報表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16527388A JPH0214388A (ja) 1988-07-01 1988-07-01 画像情報表示装置

Publications (1)

Publication Number Publication Date
JPH0214388A true JPH0214388A (ja) 1990-01-18

Family

ID=15809200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16527388A Pending JPH0214388A (ja) 1988-07-01 1988-07-01 画像情報表示装置

Country Status (1)

Country Link
JP (1) JPH0214388A (ja)

Similar Documents

Publication Publication Date Title
US4663619A (en) Memory access modes for a video display generator
US5157385A (en) Jagged-edge killer circuit for three-dimensional display
JPH0214388A (ja) 画像情報表示装置
JPH0724660B2 (ja) 超音波診断装置
JPH09116874A (ja) 映像信号処理回路
JPS6061853A (ja) 情報処理装置
JP2609628B2 (ja) メモリアドレス制御装置
JP2002182639A (ja) 画像処理装置
JPH10305031A (ja) 超音波診断装置
JP2820068B2 (ja) 画像データ合成表示装置
JPH0916142A (ja) 表示装置
JP3307736B2 (ja) 画像データ転送装置
JPS63131176A (ja) 画像表示装置
JP3124166B2 (ja) Vramの表示アドレス演算回路
RU1839260C (ru) Устройство дл сопр жени микроЭВМ с периферийными устройствами
JPS6292071A (ja) 拡大表示の制御方式
CN118014819A (zh) 图像处理装置、方法、芯片、电子设备及可读存储介质
JPH01225990A (ja) メモリ制御装置
JPH04330490A (ja) 画像表示装置
JPH0336676A (ja) ピクセル描画装置
JPH02204793A (ja) 画像メモリ制御装置
JPH10145585A (ja) 拡大画像生成装置
JPS644194B2 (ja)
JPH08123386A (ja) グラフィックコントローラ
JPS6139092A (ja) 表示装置