JPH02137943A - サーマルヘッド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は感熱記録を行なうサーマルヘッドに［従来技
術］ 従来、発熱素子の選択的発熱により感熱記録を行なうサ
ーマルヘッドは、基板上に発熱素子だけを有し、駆動回
路部とは別体になっている。そのため、印字ドツトがフ
ァインピッチになると発熱素子と駆動回路部との接続が
困難となる。そこで、サーマルヘッドの配線を発熱素子
側から扇形に広げて対処しているが、それでも生産性が
悪く、装置が大型化するという問題がある。

このようなことから、最近では、発熱素子と駆動回路部
とを１枚の基板に設けることが検討されている。この構
造は、基板上に絶縁膜を形成し、この絶縁膜上に発熱素
子と駆動回路部を形成し。

発熱素子の一端を駆動回路部に接続し、他端を７−スラ
インに接続した構成となっている。

［発明が解決しようとする！ＩＮ］ しかしながら、上述したサーマルヘッドにおいては１発
熱素子と駆動回路部とを単に１枚の基板上に設けただけ
では１発熱素子と対応する保護膜の高さが駆動回路部と
対応する部分と同じか、それよりも低くなってしまうた
め、感熱記録を行なう際に、発熱素子と対応する部分Ｑ
保護膜が感熱インクシートを介して被記録紙あるいは直
接感熱紙に密着させることができない、そのため、発熱
素子と対応する部分の保ｙＩ膜の上面と感熱紙または感
熱インクシートとの空隙により発熱素子で発生した熱が
良好に伝わらず、熱損失が大きく熱伝導率が悪いため鮮
明な感熱記録ができないという問題がある。

この発明の目的は、発熱素子に対応する部分の保護膜を
感熱紙あるいは感熱インクシートに確実に装着すること
ができるサーマルヘッドを提供することにある。

［課題を解決するための手段Ｊ この発明のサーマルへ一２ドは、１枚の基板上に、多数
の薄膜抵抗素子と、この薄膜抵抗素子を駆動するトラン
ジスタ素子と、前記薄膜抵抗素子とトランジスタ素子と
を所定のパターンに接続する配線導体とを形成するとと
もに、前記各薄膜抵抗素子と前記基板面との間に絶縁層
を介在させ、前記各薄膜抵抗素子に対応する部分の保護
膜を前記駆動回路素子と対応する部分よりも突出させた
ものである。

［作　用］ この発明のサーマルヘッドによれば、基板と、この基板
上に配列形成される各薄膜抵抗素子との間に絶縁層を介
在させたので、各Ｆ１膜抵抗素子に対応する部分の保！
を膜が、駆動回路素子と対応する部分よりも突出して形
成される。このため、この部分の保護膜を感熱紙あるい
は感熱インクシートに確実に密着させることができ、各
薄膜抵抗素子に発生する熱を効率的に感熱紙または感熱
インクシートに伝導し、鮮明な感熱記録を行なうことが
できる。

［実施例Ｊ 以下、第１図〜第３図を参照して、この発明の一実施例
を説明する。

第１図はこの発明のサーマルヘッドの構成を示す８図中
１は単結晶のｎ型シリコン基板（ウェハ）である、この
シリコン基板ｌには各ブロックごとに、多数の薄Ｈ発熱
素子２．ダイオード３、トランジスタ素子４、Ｃ−ＭＯ
Ｓ　−ＦＥＴ、およびバンプ部５が一括して形成されて
おり、各ブロックごとに切断されて１つのブロックがサ
ーマルヘッドをなす、以下、各素子の構成を順に説明す
る。

薄膜発熱素子２は発熱する部分であり、シリコン基板ｌ
の左端近傍に形成されている。すなわち、シリコン基板
ｌの上面には発熱形成部６が隆起して形成されている。

この発熱形成部６はシリコン基板ｌの一面をエツチング
して除去することにより、第２図に示すように、シリコ
ン基板ｌの幅方向（第１図では垂直方向）の全長に亘り
、断面台形状に隆起して形成される。この場合、エツチ
ングする厚みはａＪＬｍ〜数十＃Ｌｍである。また、エ
ツチングはガスによるプラズマエツチング、あるいはフ
ッ酸を主成分とする薬液を用いて行う、このように隆起
した発熱形成部６の上面はＳ　ｉ０２の絶縁膜７で覆わ
れている。この絶縁膜７はシリコン基板ｌを１０００℃
程度に加熱して酸化処理（、＠酸化処理）により形成さ
れる。この絶縁ＩＩｇ７の表面には多結晶シリコンに不
純物をドープしてなる発熱抵抗層８が上述した発熱形成
部６の長芋方向に沿って、１６〜３２ドツ）　／　ｍ　
ｍのピッチで等間隔に多数配列形成されている。この場
合。

各発熱抵抗層８は断面台形状に隆起された発熱形成部６
の一方の低い面から高い上面を乗り越えて他方の低い面
に連続して形成されている。このような発熱抵抗層８は
モノシラン（ＳｉＨ４）ガスを用いてＣＶ　Ｄ　（Ｃｈ
ｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法
により多結晶シリコン層を生成し、この多結晶シリコン
層に不純物として所定量のリン（Ｐ）イオンを打ち込ん
でドープさせた後、フォトリソグラフィ法によりパター
ン形成されたフォトレジスト膜をマスフとしてエツチン
グすることにより、上述した所定の形状に形成され、か
つ所定のシート抵抗（数十Ω／口）を有する。すなわち
、この発熱抵抗層８の全抵抗値はＰイオンの打ち込み濃
度およびその面積によって決定されるため、Ｐイオンの
打ち込み量および非エツチングの量によって２１１ｔ！
ｎされ、最終的には数十〜数百Ω程度に調整されている
。この場合、各発熱抵抗層８は発熱形成部６の上面と対
応する部分のみが上述した所定のシート抵抗（ａ十〇１
０）とされ、それ以外の部分はこれよりも小さい抵抗と
される。すなわち、各発熱抵抗層８に関して重要な車項
は、解像度を向上するために、所要の発熱部分のみを発
熱させることにある。このため、この実施例では第２図
に示すように、発熱形成部６の上面に対応するＡ領域内
がその領域外部分に比して高抵抗になっている。この方
法としては、各発熱抵抗層８のＡ領域内のＰイオン濃度
を、その領域外部分より小さくするか、またはＡ領域外
部分にボロン（Ｂ）イオンをドープする方法がある。こ
れ以外の方法としては、Ａ領域内の各発熱抵抗層８にス
リットを形成し、領域外部分に対して導電路の幅を狭く
する方法、あるいは両方法を組み合わせた方法等がある
。そして、この発熱抵抗層８の表面には保、４膜９が形
成されている。この保護膜９は耐酸化性および耐摩耗性
を有するもので、　５ｉ０２とＳｉＮの２層構造のもの
であっても、　５ｉＯＮの単一層のものであってもよい
、ところで、薄膜発熱素子２の発熱抵抗層８は、第１図
から明らかな如く１発熱形成部６の隆起した上面と対応
する部分が後述する配線パターン１８の上面よりも突出
して位置付けされている。この構造は各発熱抵抗層８」
二に被覆される保護［９の上面を平坦なものとする。そ
のため、各発熱抵抗層８の上に被覆された保護膜９は、
その周囲における左右両側の部分から上方へ突出して形
成されている。この構造は各発熱抵抗層８のと対応する
望城の保護ｌｌ５Ｉ９の表面を後述する感熱インクシー
ト３３に密着させるのに極めて効果的である。

ダイオード３は薄膜発熱素子２の発熱時に他の薄Ｗ！１
発熱素子２への逆流を防止するものであり、シリコン基
板ｌの左端に形成されている。すなわち、シリコン基板
ｌの上面側内部にはポロン（Ｂ）イオンの打ち込みによ
りｐ型領域ＩＯが形成されている。このｐＪＭ債域１ｏ
は上述した薄膜発熱素子２のアースラインをなすもので
あり、このＰ型領域１０の領域内にはＰイオンがドープ
されたｎ型領域１１が形成されている。このｎ型領域１
１はｐ層領域ｌＯの中央部に形成され、Ｐイオンの打ち
込みの際にはｐ層領域ｌＯの上面にゲート絶縁膜が形成
され、このゲート絶縁膜を介してＰイオンが打ち込まれ
る。これにより、ｎ型領域１１の表面の荒れを防ぎ、ま
たｎ型領域１１の形成後はゲート絶縁膜を除去して発熱
抵抗層８の一端１２のコンタクトを可能にする。このよ
うにｐ型領域１０内にｎ型領域１１が形成されたシリコ
ン基板ｌの上面には、ｎ型領域１１の中央部分を除いて
、薄膜発熱素子２と同じ’；ｉ０２の絶縁膜７が熱酸化
処理により形成されるとともに、ｎ型領域１１の中央部
分に薄膜発熱素子２の発熱抵抗層８の一端１２が接続さ
れている。この一端１２は薄膜発熱素子２とダイオード
３との導通を図るものである。そして、この発熱抵抗層
８の一端１２の上面にはりンケードガラス（ＰＳＧ）よ
りなる絶縁性の高い絶縁保護膜１２が形成されている。

この絶縁保護膜１３は常圧のＣＶＤ法により全表面にＰ
ＳＧＩＩＩを被着し、このＰＳＧ膜をフォトリソグラフ
ィ法によりパターン形成されたフォトレジスト膜をマス
クとしてエツチングすることにより形成される。この絶
縁保護膜１３の上面にはＱ膜発熱禽子２と同じ保護膜９
が形成されている。この保護膜９は薄膜発熱素子の保護
１ＩＩ９よりも発熱形成部６の隆起した分だけ低く形成
されている。換言すれば、薄膜発熱素子２と対応する保
護膜９の上面の方がダイオード３のそれよりも高く形成
されている。なお、シリコン基板ｌはそれ自体がアース
ラインとなるものであり、このようなサーマルヘッドを
使用する際には好ましくは、そのシリコン基板１の底面
１ａを機器のグランドラインに接続する。

トランジスタ素子４を構成するｎ　−Ｍ　ＯＳは電界効
果（ＦＥＴ）型のものであり、シリコン基板１における
薄膜発熱素子２から右側へ大きく離れた部分に形成され
ている。すなわち、その部分のシリコン基板１の上面側
内部にはＢイオンがドープされたｐ要領域１４が形成さ
れており、このｐ要領域１４の領域内にはＰイオンがド
ープされた２つのｎ型領域１５．１５が形成されている
。この２つのｎ型領域１５．１５はそれぞれソース、ド
レインの電極をなすものである。このようにｐ要領域１
４内にｎ型領域１５．１５が形成されたシリコン基板ｌ
の上面には、２つのｎ型領域１５．１５を含む中央部分
を除いて、薄膜発熱素子２と同じ絶縁膜７が形成されて
おり、２つのｎ型領域１５．１５の間に位置する箇所に
は、　５ｉ０２よりなるゲート絶縁膜１６を介して薄膜
発熱素子２の発熱抵抗層８と同じ多結晶シリコンよりな
るゲート電極１７が形成されているとともに、２つのｎ
型領域１５．１５と対応する箇所には、ソース、ドレイ
ンの配線パターン１８．１８が形成されている。この場
合、中間のゲート電極１７は薄膜発熱素子２と同様Ｐイ
オンをドープすることにより低抵抗に形成されており、
その全表面は配線パターン１８．１８と短絡しないよう
に、ダイオード３と同じ絶縁保護膜！３で覆われている
。

また、ソース、ドレインの各配線パターン１８゜１８は
＾１．Ａｌ−５ｉ、ＭｏＪ等の低抵抗金属等からなり、
その上面は薄膜発熱素子２の発熱抵抗層８の平坦な上面
よりも低い位置に形成され、それぞれ２つのｎ型領域１
５．１５に接続されており、−方の配線パターン１８は
Ｆ！Ｊｌｌ！発熱素子２の隆起した発熱抵抗層８の側面
における下部に導通して接続されている。そして、この
配線パターン１８゜１８およびゲート電極１７上の絶縁
保、４膜１３を覆って薄膜発熱素子２と同じ保護膜９が
形成されている。この場合、保ＷＭ９は配線パターン１
８．１８が薄膜発熱素子２の発熱抵抗層８の上面よりも
低く形成されているので、発熱抵抗層８と対応する保護
膜９の上面よりも低く形成される。

このようなトランジスタ素子４は以下のように形成され
る。すなわち、シリコン基板ｌの表面に上述した薄膜発
熱素子２と同様に熱酸化処理により絶縁！Ｉ７を形成し
、この絶縁膜７をエツチングし、Ｐ壁領域１４と対応す
る部分を除去し、この除去した部分を通してＢイオンを
打ち込んでドープさせることによりシリコン基板ｌ内に
Ｐ壁領域１４を形成する。この後、絶縁膜７の除去され
た部分にゲート絶縁１ｇ１１６を熱酸化処理により形成
し、その上面に多結晶シリコン層を上述した発熱抵抗層
８と同様にＣＶＤ法により生成し、この多結晶シリコン
層にＰイオンを打ち込んで低抵抗に形成した後、この多
結晶シリコン層をエツチングしてゲート電極１７を発熱
抵抗層８と同時にゲート絶縁ＷＪ１６上に形成する。し
かる後、Ｐ層領域１４内にＰイオンを打ち込んで２つの
ｎ型領域１５．１５を形成し、このｎ型領域１５．１５
と対応する箇所のゲート絶縁膜１６を除去した後。

その全表面に上述した薄膜発熱素子２と同様にＰＳＧＩ
ＩＱを被着し、このＰＳＧＩＩＱをエツチングしてゲー
ト絶縁ｙ！Ｊ１６および絶縁ｒＩｇ７の表面をＰＳＧよ
りなる絶縁保護膜１３で被覆する。この後、全表面に金
属膜を蒸着またはスパッタリングにより形成し、この金
属膜をエツチングして配線パターン１８．１８を形成す
る。そして、全表面を上述した１８ＩＩ１ｇ発熱素子２
と同様に保護膜９で被覆する。これにより、薄膜発熱素
子２と対応する保護膜９の上面よりも低く保護膜９が形
成されたトランジスタ素子４が形成される。

Ｃ−ＭＯＳはシフトレジスタ回路、ラッチ回路、および
ゲート回路を構成するＦＥＴ型のものであり、ｎ−ＭＯ
Ｓとｐ　−ＭＯＳとからなり、上述したトランジスタ素
子４の右側に接近してｎ−ＭＯ５，ｐ−ＭＯ３の順に形
成されている。この場合、ｎ−ＭＯ５は上述したトラン
ジスタ素子４と全く同じ構成となっている。すなわち、
シリコン基板ｌの上面側内部にはＢイオンがドープされ
たｐ型頭域１９が形成され、このｐ型頭域１９の領域内
にはＰイオンがドープされた２つのｎ型領域２０．２０
が形成されている。この部分のシリコン基板ｌの上面に
は２つのｎ型領域２０．２０を含む中央部分を除いて、
上述したトランジスタ素子４と同じＳ　ｉｏ２の絶縁［
７が形成されており、２つのｎ型領域２０．２０の間に
位置する箇所には、Ｓ　ｉ０２よりなるゲート絶縁膜２
１を介してトランジスタ素子４と同じ多結晶シリコンよ
りなるゲート電極１７が形成され、２つのｎ型領域２０
．２０と対応する箇所には、ソース、ドレインの配線パ
ターン２２．２２が形成されている。

この場合にも、ゲート電極１７は多結晶シリコンにＰイ
オンをドープすることにより低抵抗に形成されており、
その全表面は配線パターン２２．２２と短絡しないよう
に、ダイオード３と同じ絶縁膜；ｌｌ１ｉ１３で覆われ
ている。そして、この配線パターン２２，２２およびゲ
ート電極１７上の絶縁膜！ＩＮ！１１３を覆ってトラン
ジスタ素子４と同じ高で保護膜９が形成されている。こ
のようなｎ−ＭＯ３は上述したトランジスタ素子４と同
じ構成であるため、トランジスタ素子４と同じ工程で同
時に形成される。

また、ｐ　−ＭＯＳはシリコン基板１の上面側内部に２
つのｐ要領域２３．２３を形成した以外は上述したｎ−
ＭＯ３と全く同じ構成となっている。すなわち、２つの
Ｐ要領域２３．２３が形成された部分のシリコン基板ｌ
の上面には２つのｐ要領域２３．２３を含む中央部分を
除いて、Ｓ　ｉｏ２の絶縁ｓ７が形成されており、２つ
のｐ要領域２３．２３の間に位置する箇所には、　５ｉ
０２よりなるゲート絶縁膜２１を介して多結晶シリコン
よりなるゲート電極１７が形成され、２つのｐ要領域２
３．２３と対応する箇所には、ソース、ドレインの配線
パターン２２．２２が形成されている。

この場合にも、ゲート電極１７の全表面は配線パターン
２２．２２と短絡しないように絶縁保護膜１３で覆われ
ている。そして、この配線パターン２２．２２およびゲ
ート電極１７上の絶縁保ｙ１膜１３を覆って保！ｉ膜９
が薄膜発熱素子２と対応する保ａｌｌ！Ｉ９よりも低く
形成されている。このようなＰ−ＭＯ３は、２つのＰ要
領域２３．２３がシリコン基板ｌ内に直接形成される以
外は上述したトランジスタ素子４と同じ構成であるため
、ｐヤ望域２３．２３を形成するとき以外はトランジス
タ素子４と同じ工程で同時に形成される。

バンプ電極４はＣ−ＭＯ３に各種の信号を取り入れる電
極部分であり、シリコン基板ｌの右端に複数（この実施
例では画信号、クロック信号、ストローブ信号、イネー
ブル信号の４つ）設けられている。すなわち、シリコン
基板ｌ上にＳ　ｉＱ７の絶縁ｗＪ７および絶縁保護膜１
３を介して形成された配線パターン２４の上面には所定
箇所がエツチングされた保護膜９が形成されており、こ
のエツチングされた部分にはバリアメタルとしてＴｓ−
Ｗ合金および密着用メタルとしてＡｕを順次蒸着または
スパッタリングにより被着してなるパッド部２４が配線
パターン２４と導通して形成されている。このパッド部
２５上にはＡｕメツキよりなるバンプ電極５が形成され
ている。この場合、バリアメタルとしてはＴｉ−Ｗ合金
の他に、〒ｉ、Ｃｕ、Ｔｉ−Ｎ、Ｉｔ、Ｗ−！３ｉ等の
単層または積層構造のものを用いてもよく、また密着用
メタルとしてはＯｒ、Ｐｂ、Ｓｎ等の単層または錆層構
造のものを用いてもよく、さらにバンプ電極５としては
半田系合金を用いてもよい、このようなバンプ電ｗｉ５
を形成する場合には、シリコン基板１１−に上述したト
ランジスタ素子４と同様に絶縁膜７、絶縁保護［１３、
配線パターン２４、および保護膜９を順次積層形成し、
この保護１ｔ！Ｊ　９をエツチングしてパッド部２５の
形成領域と対応する保護［９を除去する。この後、保護
膜９の表面にバリアメタルとして丁＋−Ｗ合金および密
着用メタルとしてＡｕを順次蒸着またはスパッタリング
により被着して金属層を形成し、この金属層の上面にフ
ォトレジストをスピンコーティングし、マスクを介して
露光して現像することにより、バンプ形成領域のフォト
レジストを除去し、この除去した部分にＡｕメツキを施
してバンプ電極５を形成する。この後、フォトレジスト
および不要な部分の金属層を順次エツチングして除去す
る。これにより、シリコン基板ｌ上の保護膜９に配線パ
ターン２４と導通する金属層よりなるパッド部２５が形
成され、このパッドｆｉ２５上にバンプ電Ｊｉ５が形成
される。

なお、シリコン基板ｌは、ｋｉ後に、各ブロックごとに
ダイシングされて個々のサーマルヘッドに切り離される
。この結果、第１図に示すようなサーマルヘッドが（！
Ｉられる。

次に、第３図を＃照して、■−述したサーマルヘッドを
外部回路に接続して使用する場合について説明する。

このサーマルヘッドは四角形の平板状をなし、その下向
左端側に多数の合膜発熱素子２・・・およびダイオード
３・・・よりなる発熱部２６が形成され、下面中央には
多数のトランジスタ素子４・・・およびＣ−ＭＯＳより
なる駆動回路部２７が形成され、右端には複数（この実
施例では４つ）のバンプ電極５・・・が形成されており
、このバンプ電極５・・・にフレキシブルシート２８が
接続され、このフレキシブルシート２８を介して機器の
回路基板２９に接続されている。フレキシブルシート２
８は可撓性を有するフィルム３０の下面に銅箔をニー、
チングして半Ｉ’ｌｌメツキがｋされた複数の配線３１
がパターン形成されており、この各配線３１の一端が複
数ノバンプ電極５・・・ｌ−に配置され、熱圧着治具に
より接合され、この接合部分がシリコンゴム等の絶縁性
接着材３２で覆われている。また、各配線３１の他端は
同様の熱圧着治具により回路基板２９に接合され、この
接合部分がシリコンゴム等の絶縁性接着材３２で覆われ
ている。なお、回路基板２９はサーマルヘッドの駆動回
路部２７に画信号、クロック信号、ストローブ信号、イ
ネーブル信号をグーえて駆動するものである。

このようにフレキシブルシート２８を介して回路基板２
９と接続されたサーマルヘッドは、第３図に示すように
、フレキシブルシー）　２８　（７）　Ｍ　分で屈曲さ
れ、垂直な状態の回路基板２９に対して左下がりに傾斜
した状態に保持され、下面側に発熱部２６および駆動回
路部２７等が位置している。そのため、サーマルヘッド
の発熱部２６は左下端に位置し、しかも発熱部２６の発
熱抵抗層８と対応する保護膜９の１−面がその周囲より
も突出しているので、この突出した発熱部２６が感熱イ
ンクシート３３を介して被記録紙３４に密接する。そし
て、この状態で回路基板２９からフレキシフルシート２
８を介してサーマルヘッドのバンプ′ｉｆｔ極５・・・
に所定の信号（画信号、クロック信号、ストローブ信号
、イネーブル信号）が与えられると、駆動回路部２７が
駆動されて、そのトランジスタ素子４が発熱部２６の薄
膜発熱素子２に選択的に７１ｔｔ＆を流して発熱させ、
この熱により感熱インクシート３３のインクが被記録紙
３４に転写され、これにより感熱記録を行なうことがで
きる。

したがって、−ｈ述したサーマルヘッドによれば、ドル
膜発熱素子２の発熱形成？Ｂ６を隆起させることにより
、その部分のＬ面に絶縁膜７および発熱抵抗層８を介し
て形成される保護膜９のｌ百函を駆動回路部２７の保護
膜９の」−面よりも突出させたので、発熱抵抗層８と対
応する部分の保護膜９の表面のみを感熱インクシート３
３に確実に密接させることができる。そのため、薄膜発
熱素子２の発熱抵抗層８で発熱した熱は損失することな
く、保護膜９を介して感熱インクシート３３に伝導され
るので、感熱インクシート３３のインクを良＆ｆに被記
録紙３４に転写することができ、極めて鮮ＩＩな感熱記
録を行なうことができる。特に２薄１漠発熱素子２はダ
イオード３に接続されているので、このダイオード３で
電流の逆流を確実に防止することができる。そのため、
従来のように７−スラインの配線幅を広くする必要がな
いので、＋１！膜発熱素子２を基板ｌの端部に形成する
ことができ、より一層、％ｌｊＨ発熱素子２と対応する
部分の保！Ｉ膜９のみを感熱インクシート３３に密着さ
せることが＝Ｉ能となる。しかも、ダイオード３で電流
の逆流を確実に防１１−することができるので、解像度
の高い感熱記録を行なうことができる。

また、１−述したようなサーマルヘッドによれば、シリ
コン基板１に多数の薄膜発熱素子２、トランジスタ素子
４．およびＣ−ＭＯＳを一体に形成したので、外部の回
路基板２９等の接続用のバンプ電極５の数を最小限に少
なくすることができる、そのため、従来のように配線部
を扇形に広げる必要がないので、装置全体をコンパクト
に構成することができる。特に、バンプ電極５はその数
が４ｉ程度で、しかも保護ｌ！Ｉ９の上方に突出して形
成されているので、接続作業性が良く、確実かつ良好に
接続することができるとともに、接続信頼性の高いもの
を得ることができる。さらに、上述したサーマルヘッド
はシリコン基板ｌに薄膜発熱素子２．ダイオード３、ト
ランジスタ素子４゜およびＣ−ＭＯＳ等の各素子を総て
同時に並行して形成することができるので、生産性が良
い。

なお、この発明は上述した実施例に限定されることなく
１種々変形応用が可能である０例えば感熱インクシート
３３を介して被記録紙３４に感熱記録を行なうことなく
、サーマルヘッドの発熱部２６を直接感熱紙に接触させ
て感熱記録を行なってもよい、また、薄膜発熱素子２の
一端に必ずしもダイオード３を接続する必要はなく、低
抵抗の金属よりなるアースラインとしての配線パターン
を接続してもよい、また、ｎ型領域１１．１４．１９お
よびｐ層領域２３をイオンの打ち込みにより形成したが
、これに限らず、熱拡散法で形成してもよい、さらに、
ｎ型領域１５．１９を形成してからｐ層領域２３を形成
したが、これに限らず、ｐ層領域２３を形成してからｎ
型領域１５．１９を形成してもよい、また、多結晶シリ
コン層４６はｎ型領域１５．１９およびｐ層領域２３を
形成した後に生成するようにしてもよい。

さらに、薄膜発熱素子２の発熱形成部６はシリコン基板
１上に各薄膜発熱素子２を形成する領域の全巾に亘り帯
状に連結して隆起させたが、各薄膜発熱素子２と対応す
る部分のみ隆起させ、各薄膜発熱素子２間は陥没させて
も良い、また、その形成方法もシリコン基板ｌをエツチ
ングして形成する方法に限らず、　５ｉ０２等の絶縁膜
７を隆起させて形成してもよい、また基板は単結晶のシ
リコン基板１に限らず、石英、ガラス等の絶縁基板であ
ってもよい、この場合には、絶縁基板の表面に多結晶シ
リコン層を形成し、この多結晶シリコン層に所定の不純
物をドープして薄膜発熱素子および薄膜トランジスタ等
の各素子を形成すればよい。

［発明の効果］ 以上詳細に説明したように、この発明のサーマルヘッド
によれば、基板と、この基板上に配列形成される各薄ｍ
抵抗素子との間に絶縁層を介在させたので、各９膜抵抗
素子に対応する部分の保護膜が、駆動回路素子と対応す
る部分よりも突出して形成される。このため、この部分
の保護膜を感熱紙あるいは感熱インクシートに確実に密
着させることができ、各薄Ｍ抵抗素子に発生する熱を効
率的に感熱紙または感熱インクシートに伝導し。

鮮明な感熱記録を行なうことができる。

す要部拡大平面図、第３図はサーマルヘッドの使用状態
を示す図である。

１・・・・・・シリコン基板、２・・・・・・薄膜発熱
素子。

４・・・・・・トランジスタ素子、６・・・・・・発熱
形１＆部。

７・・・・・・絶縁膜、８・・・・・・発熱抵抗層、９
・・・・・・保護膜。

Claims (1)

1. 【特許請求の範囲】 １枚の基板上に、多数の薄膜抵抗素子と、この薄膜抵抗
   素子を駆動する駆動回路素子と、前記薄膜抵抗素子と駆
   動回路素子とを所定のパターンに接続する配線導体とを
   形成したサーマルヘッドにおいて、 前記各薄膜抵抗素子と前記基板面との間に絶縁層を介在
   させ、前記各薄膜抵抗素子に対応する部分の保護膜を前
   記駆動回路素子と対応する部分よりも突出させたことを
   特徴とするサーマルヘッド。