JPH02137592A - バーストゲートパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、家庭用ＶＴＲ（ビデオテープレコーダ）など
に用いて好適なりＧＰ（バーストゲートパルス）発生回
路に関するもので、特に安定にＢＧＰを得ることが出来
るＢＧＰ発生回路に関する。

（口〉従来の技術 ＶＴＲにおいては、カラーテレビジョン信号の記録再生
処理に際してバースト信号の抜取りや再挿入などの操作
が必要であり、その為のＢＧＰを得ることが必要となる
。従来、そのようなりＧＰ発生回路として特開昭５６−
２５８８３号公報が知られている。第２図は、前記公報
に記載されたＢＧＰ発生回路を示すもので、端子（１）
から水平同期信号が印加されるＡＰＣ（自動位相制御）
検波回路（２）と、水平同期信号周波数（ｆ’Ｈ）のＮ
倍（Ｎは整数）で発振するＶＣＯ（電圧制御型発振器）
（３〉と、端子（１〉から水平同期信号が印加されると
ともに、前記Ｖ　ＣＯ（３）の出力信号をクロック信号
として計数するＢＧＰカウンタ（４）とを備えている。

Ｖ　ＣＯ（３）は、水平同期信号に同期して発振するよ
うにＡＰＣ検波回路（２）から制御信号が加えられてい
るので、水平同期信号に同期したＮ−ｆ、の信号が、Ｂ
ＧＰカウンタ（４）に印加される。すると、ＢＧＰカウ
ンタ（４）は、端子（１〉からの水平同期信号に応じて
前記Ｎ−ｆ、の信号を計数し、所定計数後にｒＨ」レベ
ルの出力信号を出力端子（５）に発生する。そして、更
に所定計数後に前記出力信号が「Ｈ」レベルからｒ　Ｌ
　、レベルに反転する。その結果、出力端子（５）にＢ
ＧＰを得ることが出来る。第２図の回路においては、Ｂ
ＧＰカウンタ（４）に印加されるクロック信号が、水平
同期信号に同期しているので、ジッタの無いＢＧＰを得
ることが出来る。

（ハ）発明が解決しようとする課題 しかしながら、第２図の回路においてはｖＣＯ（３）の
ロックレンジが水平同期信号にロックする為に広く設定
されており、発振の安定性が欠けるという問題があった
。特に、電源投入時や水平同期信号に外来ノイズが混入
した場合など、その発振が乱れ、ＢＧＰも乱れてしまう
という問題があった。又、Ｖ　ＣＯ（３）が色副搬送波
信号と無関係である為、バースト信号と同一のパルス幅
を有するＢＧＰを作成することが困難であった。

り二）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、発振周波数
が色副搬送波周波数のｎ倍の周波数で、Ｑが高い電圧制
御型発振器と、水平同期信号に応＝４− じて前記電圧制御型発振器の出力信号を計数し、バース
トゲートパルスを発生するバーストゲートパルスカウン
タとから成ることを特徴する。

（ホ）作用 本発明に依れば、色副搬送波周波数に応じた周波数で発
振するとともに、そのＱが高い電圧制御型発振器の発振
出力を用いてＢＧＰを作成しているので、ＢＧＰを安定
に得ることが出来る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（６〉は
色副搬送波周波数ｆ’ｓｃの（２ｎ＋１）（ｎは整数）
倍で発振するｖｘｏｃ電圧制御型水晶発振器）、（７）
は端子（８）からのバースト信号と前記Ｖ　Ｘ　Ｏ（６
）の発振出力信号との位相比較を行ない、その差に応じ
て前記Ｖ　Ｘ　Ｏ（６）の発振を制御するＡＰＣ検波回
路、（９〉は前記Ｖ　Ｘ　Ｏ（６）（７）発振出力信号
を反転する反転回路、（１０）は前記ＶＸＯ（６〉の発
振出力信号及びその反転された信号を選択して出力する
スイッチ、（１１）は端子（１２）からの水平同期信号
に応じて前記スイッチ（１０）の出力信号をクロックと
して計数し、ＢＧＰを出力端子（１３）に発生するＢＧ
Ｐカウンタ、及び（１４）は端子（１２）からの水平同
期信号を遅延し、それに基づき前記スイッチ（１０）を
切換える為の制御信号を発生する遅延回路である。Ｖ　
Ｘ　Ｏ（６）は、その振動子が水晶である為、そのＱ（
先鋭度）が非常に高く発振が非常に安定している。その
為、電源投入時に直ちに所定周波数で発振することが出
来、外乱ノイズに対しても強い。今、ＶＸＯ（６）から
第３図（ロ）の如き（ｎ＋１）ｆ’ｓｃの信号が発生し
ているとすると、反転回路（９）の出力端には第３図（
ハ）の如き信号が発生する。

一方、端子（１２）からの、第３図（イ）の如き水平同
期信号が、遅延回路（１４）及びＢＧＰカウンタ（１１
）に印加される。すると、遅延回路（１４）は前記水平
同期信号に応じて第３図（＊）の如き切換の為の制御信
号を発生する。初期状態として、スイッチ（１０〉が図
示の如く接点ａ側に切換っていたとすると、第３図（＊
）の制御信号に応じて時刻ｔ、で接点す側に切換わる。

すると、スイッチ（１０）の出力端には第３図（二〉の
如き信号が発生し、ＢＧＰカウンタ（１１）に印加され
る。ＢＧＰカウンタ（１１）は、第３図（イ）の水平同
期信号の立ち上がりをトリガとして第３図（ニ）の信号
を計数し、３周期（３カウント）後に「Ｈ」レベルの出
力信号を発生する。そして、更に１周期（１カウント）
後にその出力を「Ｌ」レベルに反転する。従って、第１
図の回路によれば、第３図（へ〉の如きＢＧＰを出力端
子（１３）に安定に得ることが出来る。

ところで、第１図の回路において、Ｖ　Ｘ　Ｏ（６）の
発振出力を水平周期毎に反転させて用いているのは、水
平同期信号と副搬送波とがインターリーブ関係になって
いる為である。それについて説明する。今、Ｖ　Ｘ　Ｏ
（６）の発振出力を反転させず直接ＢＧＰカウンタ（１
１〉に印加させたとすると、水平同期信号とクロック信
号との位相関係は、第４図（イ）及び（ロ）の如くなる
。すると、ＢＧＰとしては、第４図（ハ）の如きものが
発生する。第４図（ハ〉のＢＧＰは、第４図（イ〉の水
平同期信号に比べ一定時間（ＴＤ）の位相遅れを持つよ
うに設定されるが、この場合には図から明らかな如く、
２回目のパルスで、それ以上の遅れが生じてしまう。そ
して、以降１水平同期毎にその位相遅れが発生し、これ
が画面上でのジッタになる。これは、副搬送波ｒｓｃが
水平同期信号ｆＨに対し くただし、Ｎ、は正の整数） のインターリーブ関係を有している為である。

そこで、本発明においては、Ｖ　Ｘ　Ｏ（６）の出力を
１水平同期毎に反転させ、ジッタの発生を完全に防止し
ている。従って、第１図の回路に依れば、安定でしかも
ジッタの無いＢＧＰを作成することが出来る。

尚、第３図〈ホ）の切換タイミングは、第３図（へ）の
ＢＧＰの発生後で、次の水平同期信号が到来するまでの
間であるならばいつでも良い。

又、家庭用ＶＴＲの色信号処理回路では色信号の周波数
を変換する為の周波数変換回路を必要とするが、その様
な周波数変換回路には記録時バースト信号に同期して発
振するｖＸＯが必要となる。第１図のＶ　Ｘ　Ｏ　（６
）は、前記ｖＸＯのことであり、ＡＰＣ検波回路（７）
とともに通常のＶＴＲに配置されているものである。

（ト）発明の効果 以上述べた如く、本発明に依ればＶＸＯの発振出力信号
をＢＧＰカウンタのクロックとして用いているので、電
源投入時や外乱ノイズが混入した場合でも安定にＢＧＰ
を発生させることが出来る。又、本発明に依れば、反転
回路と切換回路を用いてクロック信号の水平同期信号に
対するインターリーブ関係を除去させているので、ＢＧ
Ｐのシックも完全になくすことが出来る。更に、本発明
に依れば、バースト信号周期の整数倍のＢＧＰ幅のＢＧ
Ｐを作成することが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のＢＧＰ発生回路を示す回路図、第３図（り乃至（へ
）は第１図の説明に供する為の波形図、及び第４図（イ
）乃至（ハ〉は第１図の説明に供する為の波形図である
。 （６）・・・ｖＸＯ、　（９）・・・反転回路、イッチ
、　（１１）・・・ＢＧＰカウンタ、回路。 （１０）・・・ス （１４）・・・遅延

Claims (4)

【特許請求の範囲】
1. （１）発振周波数が色副搬送波周波数に応じた周波数で
   、Ｑが高い電圧制御型発振器と、 水平同期信号に応じて前記電圧制御型発振器の出力信号
   を計数し、バーストゲートパルスを発生するバーストゲ
   ートパルスカウンタと から成ることを特徴するバーストゲートパルス発生回路
   。
2. （２）発振周波数が色副搬送波周波数に応じた周波数で
   、Ｑが高い電圧制御型発振器と、 該電圧制御型発振器の発振出力を反転する反転回路と、 前記電圧制御型発振器の発振出力及び前記反転回路の出
   力信号を水平同期信号に応じて切換出力する切換回路と
   、 水平同期信号に応じて前記切換回路の出力信号を計数し
   、バーストゲートパルスを発生するバーストゲートパル
   スカウンタと から成ることを特徴とするバーストゲートパルス発生回
   路。
3. （３）前記電圧制御型発振器は、電圧制御型水晶発振器
   で構成されることを特徴とする請求項第１項記載のバー
   ストゲートパルス発生回路。
4. （４）水平同期信号を遅延する遅延回路を備え、該遅延
   回路を通過した水平同期信号に応じて前記切換回路を制
   御するようにしたことを特徴とする請求項第２項記載の
   バーストゲートパルス発生回路。