JPH02129742U - - Google Patents
Info
- Publication number
- JPH02129742U JPH02129742U JP16923888U JP16923888U JPH02129742U JP H02129742 U JPH02129742 U JP H02129742U JP 16923888 U JP16923888 U JP 16923888U JP 16923888 U JP16923888 U JP 16923888U JP H02129742 U JPH02129742 U JP H02129742U
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- electrode layer
- thin film
- semiconductor layer
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Description
第１図ａ，ｂは、本考案の薄膜トランジスタの
外観斜視図及び断面図を示す。第２図は、第１図
で示した薄膜トランジスタの増幅特性を測定する
ための回路図を示す。第３図ａ〜ｃは本考案の他
の実施例を示す断面図である。第４図は、本考案
の薄膜トランジスタの別の実施例である部分断面
図である。第５図は、第１図に示す薄膜トランジ
スタのゲート電圧の印加の有無を示すバンド図で
あり、第６図は、第４図に示す薄膜トランジスタ
のゲート電圧の印加の有無を示すバンド図である
。 １……耐熱性基板、２……ゲート電極、３……
絶縁薄膜、４……非晶質シリコン半導体層、５…
…ソース電極、６……ドレイン電極、４ｎ……Ｎ
型非晶質シリコン半導体層。
外観斜視図及び断面図を示す。第２図は、第１図
で示した薄膜トランジスタの増幅特性を測定する
ための回路図を示す。第３図ａ〜ｃは本考案の他
の実施例を示す断面図である。第４図は、本考案
の薄膜トランジスタの別の実施例である部分断面
図である。第５図は、第１図に示す薄膜トランジ
スタのゲート電圧の印加の有無を示すバンド図で
あり、第６図は、第４図に示す薄膜トランジスタ
のゲート電圧の印加の有無を示すバンド図である
。 １……耐熱性基板、２……ゲート電極、３……
絶縁薄膜、４……非晶質シリコン半導体層、５…
…ソース電極、６……ドレイン電極、４ｎ……Ｎ
型非晶質シリコン半導体層。
Claims (1)
- 【実用新案登録請求の範囲】 (1) Ｉ型層を有する非晶質シリコン半導体層の
一主面に櫛型ソース電極層及びドレイン電極層を
形成し、さらに絶縁薄膜を介して該非晶質シリコ
ン半導体層を電界を与える面状のゲート電極層を
形成した能動素子を、耐熱性基板上に設けたこと
を特徴とする薄膜トランジスタ。 (2) Ｉ型非晶質シリコン半導体層の一主面にＮ
型非晶質シリコン半導体層を形成し、該Ｎ型非晶
質シリコン半導体層上に、櫛型ソース電極層及び
ドレイン電極層を形成し、さらに絶縁薄膜を介し
て該非晶質シリコン半導体層に電界を与える面状
のゲート電極層を形成した能動素子を、耐熱性基
板上に設けたことを特徴とする薄膜トランジスタ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923888U JPH02129742U (ja) | 1988-12-27 | 1988-12-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16923888U JPH02129742U (ja) | 1988-12-27 | 1988-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129742U true JPH02129742U (ja) | 1990-10-25 |
Family
ID=31699692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16923888U Pending JPH02129742U (ja) | 1988-12-27 | 1988-12-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129742U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |
-
1988
- 1988-12-27 JP JP16923888U patent/JPH02129742U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |