JPH02126639A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路装置に関し、特に、一部のコ
ンタクト孔をポリシリコンで埋め込んだ構造の配線層を
有する半導体集積回路装置に関する。

［従来の技術］ 従来のこの種の半導体集積回路装置を、第３図を参照し
て説明する。この例は、ＣＭＯ３型Ｏ３回路装置に関す
るものであって、同図に示すように、従来例のものにお
いては、Ｐ型半導体基板３０１内にＮ型半導体層３０４
とＮ型ウェル３０２とが形成され、Ｎ型ウェル内にはＰ
型半導体Ｒ３０３が形成されている。半導体基板上には
フィールド絶縁膜３０５、ポリシリコンゲート電極３゜
６、第１の絶縁膜３０７、第２の絶縁膜３０９、シリサ
イド層３０８および金属配線層３１１が形成されており
、そして、Ｐ型半導体層３０３と金属配線層３１１とは
直接接続されてｌＩＡるが、シリサイド層３０８および
Ｎ型半導体層３０４は、金属配線層３１１とそれぞれコ
ンタクト孔を埋め込んだＮ型ポリシリコン３１０を介し
て接続されている。ここで、コンタクト孔をポリシリコ
ンで埋めたのは、コンタクト孔によって生じた段差を軽
減するためであるが、Ｐ型半導体層３０３側のコンタク
ト孔の方は、Ｎ型ポリシリコンで埋め込んでしまうと、
ここにＰＮ接合が形成されてしまうので、こちら側は半
導体層と金属配線層とを直接接続している。而して、段
差軽減のためには、Ｐ型半導体層側のコンタクト孔もＰ
型ポリシリコンで埋めることが望ましいのであるが、そ
のようにすると工程数が増加し、コスト増の要因となる
ので、通常は、Ｎ型半導体層側のコンタクト孔およびシ
リサイド上のコンタクト孔のみをポリシリコンで埋め、
Ｐ型半導体層側は直接金属配線層と接続している。

［発明が解決しようとする問題点コ 上述した従来の半導体集積回路装置は、シリサイド層３
０８と金属配線層３１１との間にＮ型ポリシリコン３１
０が介在しているが、シリサイドの不純物拡散係数は非
常に大きいので、Ｎ型ポリシリコン３１０中のリンがシ
リサイド層３０８中へ拡散し、ポリシリコン中の不純物
濃度が低下する。そのため、Ｎ型ポリシリコン３１０の
抵抗率が増大し、シリサイド層３０８と金属配線層３１
１との間の抵抗値を著しく増大させてしまう。而して、
ここのコンタクト孔は、絶縁膜−層分に対するものであ
るので、ここをポリシリコンで埋め込んでも段差軽減の
効果はそれ程大きなものではない。

［問題点を解決するための手段］ 本発明の半導体集積回路装置は、Ｎ型半導体層を有する
半導体基板と、該半導体基板上に形成された第１の絶縁
膜と、該第１の絶縁膜上に延在するシリサイド層と、前
記第１の絶縁膜およびシリサイド層を覆って形成された
第２の絶縁膜と、該第２の絶縁膜上に形成され、第１お
よび第２の絶縁膜に形成されたコンタクト孔を介して前
記Ｎ型半導体層と接続された金属配線層と、前記第２の
絶縁膜上に形成され、該第２の絶縁膜に形成されたコン
タクト孔を介して前記シリサイド層と接続された金属配
線層とを具備するものであって、前記Ｎ型半導体層と金
属配線層とは、第１および第２の絶縁膜に形成されたコ
ンタクト孔を埋め込んだＮ型ポリシリコンを介して接続
され、シリサイド層と金属配線層とは直接接続される構
成を有する。また、Ｐ型半導体層と第２の絶縁膜上に延
在する金属配線層とを接続する場合は、直接またはＰ型
ポリシリコンを介して接続する。

［実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示す断面図である。即ち
、表面にフィールド絶縁膜１０５を有するＰ型半導体基
板１０１内にはＮ型ウェル１０２が形成され、Ｐ型半導
体基板１０１側には、Ｎ型半導体Ｎ１０４をソース・ド
レインとし基板上に形成されたポリシリコン層をゲート
電極１０６とするＭＯＳＦＥＴが形成されている。そし
て、このＭＯＳＦＥＴのソース・ドレインであるＮ型半
導体層１０４の一方は、第１および第２の絶縁膜１（’
７．１０９を貫通しているコンタクト孔を埋めたＮ型ポ
リシリコン１１０を介して金属配線層１１０と接続され
ている。また、ソース・ドレインであるＮ型半導体層１
０４の他方は、半導体基板およびフィールド絶縁膜１０
５を覆う第１の絶縁膜１０７上に延在するシリサイド層
１０８と、第１の絶縁膜１０７に形成されたコンタクト
孔を介して接続されている。そしてこのシリサイド層１
０８は、第２の絶縁膜１０９を貫通するコンタクト孔を
介して金属配線層１１１と直接接続されている。さらに
Ｎ型ウェル１０２の表面にはＰ型半導体層１０３が形成
されておつ、この半導体層は第１の絶縁１１１１０７と
第２の絶縁膜１０９を貫通すコンタクト孔により金属配
線層１１１と直接に接続されている。この構造により申
開に高抵抗体のポリシリコンを介することがないためシ
リサイド層と金属配線層との間の接続部の抵抗値を低く
おさえることができる。なお、図示されてはいないが、
Ｎ型ウェル１０２内には、ＰチャネルＭＯ３ＦＥＴが形
成されているものとし、そして、このウェル内に形成さ
れたＰ型半導体層と接続するシリサイド層がある場合に
は、このシリサイド層も金属配線層と直接接続されるも
のとする。また、シリサイド層１０８上にはＮ型ポリシ
リコン１１０がないためコンタクト孔部に段差が生じる
がこの段差は第２の絶縁膜１０９の厚さ分のみであり、
Ｎ型半導体層１０４に達するコンタクト孔の段差、即ち
、第１の絶縁膜１０７と第２の絶縁膜１０９の厚さの和
に比較して小さいので、実用上は開題とならない。

次に、第２図を参照して本発明の他の実施例について説
明する。第２図において、第１図のものと同一の部分に
は、下２桁が共通する番号が付されているので、その部
分に関する詳細な説明は省略するが、この例は、ダイナ
ミック型メモリセルに関するものであって、Ｍ　ＯＳ　
Ｆ　、Ｅ　Ｔのソース・ドレイン領域の一方の領域上に
は絶縁膜を介して容量電極２１２が形成されている。こ
の例でも、下層配線層として用いられるシリサイド層２
０８は、下層配線層である金属配線層２１１と、第２の
絶縁膜２０９を貫通するコンタクト孔を介して直接に接
続されている。

以上の実施例は、ＣＭＯ３に関するものであったが、本
発明はＣＭＯ３以外の場合にも、また、Ｐ型半導体層に
直接上層の金属配線層を接続しない場合にも適用するこ
とができる。さらには、導電型を実施例のものと逆にす
ることもできる。また、本発明のシリサイド層は、その
下にポリシリコン層を有するものであってもよい。

［発明の効果コ 以上説明したように本発明は、一部のコンタクト孔をポ
リシリコンで埋め込んだ構造を有する半導体集積回路装
置において、浅いコンタクト孔はポリシリコンで埋め込
むことなく、シリサイド層と金属配線とを直接接続した
ものであるので、本発明によれば、配線抵抗を十分低く
することができる。また、深いコンタクト孔は、少なく
ともその一部はポリシリコンによって埋め込まれている
ので、コンタクト孔での段差は解消し上層配線の断線事
故を軽減することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す縦断面図、第２図は
、本発明の他の実施例を示す縦断面図、第３図は、従来
例の縦断面図である。 １０１．２０１・・・Ｐ型半導体基板、　　１０２．２
０２・・・Ｎ型ウェル、　１０３．２０３・・・Ｐ型半
導体層、　　１０４．２０４・・・Ｎ型半導体層、　　
１０５．２０５・・・フィールド絶縁膜、　　１０６．
２０６・・・ポリシリコンゲート電極、　１０７．２０
７・・・第１の絶縁膜、　１０８．２０８・・・シリサ
イド層、　１０９．２０９・・・第２の絶縁膜、　１１
０．２１０・・・Ｎ型ポリシリコン、　１１１．２１１
・・・金属配線層、　２１２・・・容量電極。 第 図 １０３・・Ｐ型＋４１Ｍ １ＪＩＩ２の４た悸Ｉ葵 ボランシコレゲニト電参ト

Claims (1)

【特許請求の範囲】
1. 一導電型半導体層を有する半導体基板と、該半導体基板
   上に形成された第１の絶縁膜と、該第１の絶縁膜上に延
   在するシリサイド層と、前記第１の絶縁膜と前記シリサ
   イド層とを覆う第２の絶縁膜と、該第２の絶縁膜上に形
   成され前記第１および第２の絶縁膜を貫通するコンタク
   ト孔を介して前記一導電型半導体層と接続する金属配線
   層と、前記第２の絶縁膜上に形成され該第２の絶縁膜を
   貫通するコンタクト孔を介して前記シリサイド層と接続
   する金属配線層とを具備する半導体集積回路装置におい
   て、前記一導電型半導体層と金属配線層とは、前記第１
   および第２の絶縁膜に形成されたコンタクト孔に埋め込
   まれた一導電型のポリシリコンを介して接続され、前記
   シリサイド層と金属配線層とは直接接続されていること
   を特徴とする半導体集積回路装置。