JPH02114307A - 静止形無効電力補償装置用制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は静止形無効電力補償装置用制御回路に関する
ものである。

〔従来の技術〕

従来、この種の静止形無効電力補償装置用制御回路とし
て第４図に示すものがあった。図において、１は電力系
統、２はリアクトル、３はサイリスタの逆並列回路で構
成するサイリスタ装置、４はコンデンサ、５は電圧検出
回路、６は加算点、７は１次遅れ回路、８は加算点、９
は電圧制御回路、１０は加算点、１１はサイリスタ点弧
位相制御回路、１２は電流変成器、１３は電流検出回路
、１４は加算点、１５は積分回路、１６は負極性阻止回
路、１７は上記リアクトル２．サイリスタ装置３．コン
デンサ４で構成される静止形無効電力補償装置である。

上記無効電力補償装置１７はコンデンサ４が電力系統１
に常時接続されており、該コンデンサ４に並列に接続し
た前記リアクトル２のアドミッタンスを前記サイリスタ
装置３により連続的に制御することにより、上記コンデ
ンサ４と上記リアクトル２の合成無効電力Ｑ０を進相か
ら遅相の領域まで、連続的に調整できるように構成され
ている。

次に制御回路の動作について説明する。

第４図において電力系統１の電圧の実効値を電圧検出回
路５により検出し、該検出値と電圧基準値Ｖ　ｒｅｆと
の電圧偏差ΔＶ、を加算点６で求める。

電圧偏差信号Δ■１は加算点８に入力されると共に、１
次遅れ回路７へ入力される。加算点８では、前述の第１
の偏差ΔＶｌ　　（電圧偏差）と１次遅れ回路７の出力
との差を演算し、第２の偏差Δ■２（電圧偏差）を求め
る。この第２の偏差ΔＶ２は次段の電圧制御回路９に入
力される。上記電圧制御回路９は、通常１次遅れ要素に
より構成されてゲイン定数）の伝達関数を有し、該電圧
制御回路９の出力は加算点ｌＯを経て、サイリスタ点弧
位相制御回路１１に入力される。サイリスタ点弧位相制
御回路１１では入力信号レベルに応じて無効電力補償装
置１７が所要の無効電力Ｑ。を出力できるように無効電
力Ｑ０に相当するゲート点弧位相でゲート点弧信号をサ
イリスタ装置３に与える動作を行う。

上記動作を行う制御回路により、電力系統１の電圧が第
１の電圧基準値Ｖ　ｒｅｆより低下すると無効電力補償
装置１７は無効電力Ｑ。とじて進相無効電力を出力し、
電力系統１の電圧を上昇させるように作用し、逆に電力
系統１の電圧が電圧基準値Ｖ　ｒｅｆより上昇すると、
該無効電力補償装置ｉ＆１７燐無効電力Ｑ０として遅相
無効電力を出力して電力系統１の電圧を下降するように
作用する。上記、電圧上昇の作用と、下降の作用により
電力系統１の電圧を一定に保つことが可能となる。

しかしながら、電力系統１の電圧が定常的に電圧基準値
Ｖｒｅｆより低下している場合に、無効電力補償装置１
７をそれに応答して電圧を上昇するように動作させると
、該無効電力補償装置１７の持っている補償能力のほと
んどを定常的な電圧低下のために費やすこととなる。従
って、定常的な電圧低下中に、例えば新しい電圧変化が
生じたとしても、もはやその該電圧変化に対応できず、
無効電力補償装置１７の機能を十分生かすことができな
いという問題点が生ずる。上記問題点を解消するため、
制御回路に１次遅れ回路７を付加し、電圧偏差ΔｖＩの
定常的な変化分に対しては、加算点８で第１の偏差ΔＶ
、と１次遅れ回路７の出力とを相殺し、制御回路が第１
の偏差ΔＶ、の定常的な変化に対し応答しないようにし
ている０例えば、第５図（ａ）のように時刻１＋におい
て、第１の偏差ΔＶＩがステップ状に変化した場合に、
第２の偏差Δ■２は第１の偏差Δ■１の変化分の初期の
み追随し、その後徐々に零に収束する。

一方、電力系統１の電圧が上昇すると、制御回路は無効
電力補償装置１７の無効電力出力Ｑ。を遅相側に制御し
、電圧の上昇を抑えるように作用する。上記電圧の上昇
抑制時には、コンデンサ４の進相無効電力Ｑｃ以上の遅
相無効電力Ｑ、を流さなければならないため、リアクト
ル２およびサイリスタ装置３はＱＬ＝ＱＯ＋ＱＣの無効
電力を制御できる容量を有する必要があり、非常に大き
な定格の装置を必要とするため、不経済になるという問
題点がある。

従って、経済的見地から、リアクトル２およびサイリス
タ装置３に短時間の間、過負荷定格を持たせ、比較的小
さな連続定格の装置で短時間の間、連続定格の数倍の遅
相無効電力を制御することが望ましい、このにうな短時
間過負荷定格を有する無効電力補償装置１７は、リアク
トル２およびサイリスタ装置３を許容過負荷内で動作さ
せるための定電流制御回路１００を制御回路に付加する
ことが必要となる。

上記定電流制御回路１００はサイリスタ装置３流れる電
流１．を電流変成器１２により検出し、電流検出回路１
３で該電流■、の実効値に相当した直流信号に変換して
いる。上記電流■えが電流設定値１　ｒｅｆより大きく
なると、その偏差信号Δ■を加算点１４で演算し、積分
回路１５に入力する。上記積分回路１５により積分した
結果を負極性阻止回路１６へ入力する。上記負極性阻止
回路１６は正極性の入力信号のみを通過させ、負極性の
時は上記入力信号を阻止する動作を行う。これはサイリ
スタ装置３の電流Ｉ、ｌが電流設定値Ｉｒｅｆより大き
い時のみ定電流制御回路１００を動作させるようにする
ためである。また、前記負極性阻止回路１６の出力は加
算点１０に入力され、電流フィードバック信号として電
流■えを電流設定値Ｔ　ｒｅｆ以内に抑え、サイリスタ
装置３の過負荷を防止する作用を行う。

以上の説明からも明確なように、従来の無効電力補償装
置用制御回路は、電力系統１の電圧が比較的大き（上昇
した場合、リアクトル２及びサイリスタ装置３を過負荷
領域で使用し、該電力系統１の過電圧を抑制するよう動
作する。すなわち、第６図（ａ）に示すように電力系統
１の電圧上昇期間が比較的長期間継続するような場合、
リアクトル２及びサイリスタ装置３は該長期間過負荷の
状態で使用されることになるため、この状態を許容過負
荷の耐量内に抑えるために前述の定電流制御回路１００
の動作を開始し、サイリスタ装置３の電流１．を第６図
ら）に示すように徐々に絞って最終的には連続定格電流
の範囲内に抑えるように作用する。また、上記作用に加
えて１次遅れ回路である遅延回路７においても、加算点
８が第５図に示すような定常的な第１の偏差Δ■１の変
化に対して定常的には応答しないように第２の偏差Δｖ
２のレベルを小さくし、サイリスタ装置３の電流■えを
下げるように動作する。

〔発明が解決しようとする課題〕

従来の静止形無効電力補償装置用制御回路は以上のよう
に構成されているので、第５図（ａ）及び第６図（ａ）
に示すように比較的長期間、電力系統の過電圧が続（場
合、定電流制御回路１００と１次遅れ回路７の両方が同
時にサイリスタ装置３の電流■えを減少させる方向に作
用するため、該作用の相乗効果によりサイリスタ装置３
の電流■アは第７図■）に示すように１次遅れ回路７だ
けの場合、或いは定電流制御回路１００だけの場合に比
較し、電流■１の大きさが所定以上に急、速減少させら
れることになる。この結果、電力系統１の電圧上昇時に
おける無効電力補償装置１７の過電圧抑制機能が十分発
揮できなくなるという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、無効電力補償装置に対し過電圧抑制機能を十
分発揮することのできる静止形無効電力補償装置用制御
回路を得ることを目的とする。

〔課題を解決するための手段〕

第１請求項に係る静止形無効電力補償装置用制御回路は
、電力系統の無効電力をサイリスタにより調整する静止
形無効電力補償装置と、上記電力系統の電圧を検出する
検出回路の出力を入力として遅相制御する遅延回路と、
この遅延回路の出力を電圧制御する電圧制御回路と、上
記サイリスタの通電電流を検出してその電流値が設定値
より大きくなったときにこの設定値に抑制制御する定電
流制御回路と、上記電圧制御回路の出力及び上記定電流
制御回路の出力との合成値により上記サイリスタを制御
するサイリスタ点弧位相制御回路とよりなるもので、上
記定電流制御回路の出力信号の大きさに応じて上記遅延
回路の時定数の大きさを可変できるように上記遅延回路
を可変可能な時定数からなる１次遅れ要素により構成し
たものである。

第２請求項に係る静止形無効電力補償装置用制御回路は
遅延回路内の遅れ要素を含む演算増巾器の入力抵抗と、
帰還抵抗とを定常ゲインを変えることなく時定数のみを
変えるようにスイッチにより同時に切替えられるように
構成したものである。

第３請求項に係る静止形無効電力補償装置用制御回路は
遅延回路の遅れ要素を含む演算増巾器の帰還コンデンサ
の大きさを定常ゲインを変えることなく時定数のみを変
えるようにスイッチを設けたものである。

〔作　用〕

第１乃至第３請求項における静止形無効電力補償装置用
制御回路は電力系統の無効電力をサイリスタにより調整
する静止形無効電力補償装置の過負荷抑制用の定電流制
御回路が動作している期間に１次遅れ回路の例えば遅れ
要素を含む演算増巾器の入力抵抗と帰還抵抗とを定常ゲ
インを変えることなく時定数を変えたり、あるいは上記
演算増巾器の帰還コンデンサの大きさを定常ゲインを変
えることなく変えたりしてその機能を純化させるように
したものである。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。　第
１図は、この発明の一実施例を示す回路図である。まず
構成を説明すると、図中第４図と同一符号のものは同様
の構成要素を示す。

第１図において、１８は比較回路であり、１９は時定数
切替スイッチ付の１次遅れ要素を有する遅延回路であり
、２０は該遅延回路１９の時定数切替スイッチＳＷＩ、
ＳＷ２を制御するためスイッチ制御回路である。

次に本発明の動作について以下に説明する。

リアクトル２及びサイリスタ装置３が過負荷領域で稼働
されていない場合、サイリスタ装置３に流れる電流１＋
＋は定電流制御回路１００の電流基準１ｒｅｆより小さ
いため、積分回路１５の出力Ｓは零になり、定電流制御
回路１００は動作しない状態となる。上記不動作状態に
おいて、比較回路１８の比較値Ｙは上記積分回路１５の
出力Ｓより大きいため、比較回路１８は動作せず、該比
較回路１８からの入力によりスイッチ制御回路２０は遅
延回路１９のスイッチＳＷＩとＳＷ２をＯＮ状態にする
。この状態において、遅延回路１９の伝達関数は次式で
表現される。

・・・・・・　（１） ここで、定常的な偏差ΔＶ、に対し、偏差Δｖ２を零に
する必要のあることから、遅延回路１９の定常ゲインは
ｌとする必要がある。従って、上記（１）式より、 を満足させるものとする。この結果、上記（１）式は、
と表現できる。この場合の時定数Ｔ、は、となり、Ｔ、
は第４図の従来の制御回路における１次遅れ回路７の時
定数Ｔ、と同じ値に選ばれる。

従って、ＳＷｌとＳＷ２がＯＮの状態においては遅延回
路１９は第４図の従来の静止形無効電力補償装置用制御
回路の１次遅れ回路７と同じ動作が行われる。

次にリアクトル２及びサイリスタ装置３が過負荷領域で
運転されている場合について説明すると、サイリスタ装
置３に流れる電流Ｔ、は、定電流制御回路１００におけ
る電流基準値１　ｒｅｆ以上に増加するため、積分回路
１５は正方向へ積分を開始し、該積分の後負極性阻止回
路１６の出力Ｓは加算点１０に入力されて、電流１１が
電流基準値Ｉｒｅｆに等しくなるようにゆっくりとした
定電流制御動作を開始する。

一方、負極性阻止回路１６の出力Ｓは比較回路１８に入
力され、該出力Ｓが比較回路１８の比較値Ｙ以上になっ
た時、スイッチ制御回路２０を駆動し、遅延回路１９の
スイッチＳＷ１とＳＷ２の両方がＯＦＦに動作される。

この状態において、遅延回路１９の伝達関数は次式で表
現できる。

上記（５）式において、前記（２）式を満足させたまま
で０２の定常ゲインを１にすることが可能である。

従って、 とすることができる。

この結果、前記（５）式は次式で表現できる。

二の場合の時定数Ｔ、は、 Ｔ、　＝　Ｒ３Ｃ・・・・・・・・・・・・・・・　（
８）となる、前記（４）式において、Ｒｔ　（Ｒｓに選
択すると前記（４）式は近似的に、 ＴＩ　＝Ｒｔ　Ｃ・・・・・・・・・・・・・・・　（
９）となる。従って、スイッチＳＷＩとＳＷ２をＯＮに
しておくと、遅延回路１９の時定数Ｔ１は比較的小さい
値に選定でき、スイッチＳＷＩとＳＷ２をＯＦＦにして
おくと、遅延回路１９の時定数ＴｚはＴ、に比べ十分大
きい値となり、遅延回路１９の効果を鈍くすることがで
きる。

以上、説明したように定電流制御回路１００の動作を開
始した時、遅延回路１９の時定数を十分大きくすること
により、従来の制御回路での問題点であった急速な出力
の低下を防止することができる。この作用を第２図を用
いて以下に説明する。

第２図（ａ）に示すように、電力系統１の電圧が時刻ｔ
１でステップ状に比較的大きく上昇した場合を考える。

この場合には無効電力補償装置１７は遅相側で制御され
、リアクトル２及びサイリスタ装置３は過負荷領域で制
御されることになる。この結果、サイリスタ装置３に流
れる電流■□は第２図（ｂ）に示すように定電流制御回
路ｌｏｏにおける電流基準値時ｅｆ以上に増加するため
積分回路１５は正方向への積分を開始し、負極性阻止回
路１６の出力Ｓは加算点ｌＯに入力される。その後第２
図（Ｃ）に示すようにＳが比較（ＪＹＹ以下なった時刻
１１において比較回路１８が動作し、スイッチ制御回路
２０を駆動して１次遅れ要素を有する遅延回路１９のス
イッチＳＷＩとＳＷ２の両方をＯＦＦにさせる動作を行
う。この結果、遅延回路１９の時定数がＴ１からＴ２に
変化し、時定数Ｔ、とＴ、をＴｌ＜ＴＩとなるように選
定しておくことにより、遅延回路１９の動作を鈍化させ
ることができる。そのためサイリスタ装置３の電流Ｉ、
ｌはほとんど定電流制御回路１００によってのみ減少さ
れ、定電流制御回路１００の積分回路Ｉ５の出力Ｓが時
刻ｔ３において設定値Ｙ以下になると比較部路１８は動
作を停止し、遅延回路１９のスイッチＳＷｌとＳＷ２の
両方をＯＮにすることにより遅延回路１９の時定数が再
びＴｚからＴＩへ切替えられて遅延回路１９の動作が再
び開始される。この時点では定電流制御回路１００の動
作はほとんど停止しているので、遅延回路１９が比較的
短い時定数で動作しても無効電力補償装置の出力を急速
に減少させることはな〈従来の静止形無効電力補償装置
用制御回路における問題点は解消できる。

なお、上記実施例では無効電力補償装置として、リアク
トル２の無効電力Ｑ１１をサイリスタ装置３で制御する
方式の場合を示したが、サイリスタを用いた無効電力補
償装置であれば特に方式にこだわらず上記実施例と同様
の効果を奏する。

また、上記実施例では遅延回路１９の時定数切替え手段
として演算増巾器の入力抵抗と帰還抵抗とを同時にスイ
ッチで切替える方法を示したが第３図のように帰還コン
デンサをスイッチで切替えても良い。

また、上記実施例では、遅延回路１９として１次遅れ要
素を示したが、１次遅れ要素に限らず時定数が可変な遅
れ要素であればいかなる構成でも良く、上記実施例と同
様の効果を奏する。

〔発明の効果〕

以上のようにこの発明の第１乃至第３請求項によれば遅
延回路の時定数を定電流制御回路の動作状況に応じて可
変としたためサイリスタ装置を過負荷領域で制御する場
合においても急速にその電流を減少させることなく無効
電力補償装置による電力系統の過電圧抑制効果を十分に
発揮することができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による静止形無効電力補償
装置用制御回路を示す回路図、第２図は第１図の動作を
示す説明図、第３図はこの発明の他の実施例を示す遅延
回路の回路図、第４図は従来の静止形無効電力補償装置
の制御回路のブロック図、第５図、第６図、第７図は第
４図の動作を示す説明図である。 １・・・電力系統、２・・・リアクトル、３・・・サイ
リスタ装置、４・・・コンデンサ、５・・・電圧検出回
路、６・・・加算点、７・・・１次遅れ回路、８・・・
加算点、９・・・電圧制御回路、１１・・・サイリスタ
点弧位相制御回路、１２・・・電流変成器、１３・・・
電流検出回路、１４・・・加算点、１５・・・積分回路
、１Ｇ・・・負極性阻止回路、１７・・・静止形無効電
力補償装置、１８・・・比較回路、１９・・・遅延回路
、２０・・・スイッチ制御回路、１００・・・定電流制
御回路。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）電力系統の無効電力をサイリスタにより調整する
   静止形無効電力補償装置と、上記電力系統の電圧を検出
   する検出回路の出力および該出力を入力して可変可能な
   時定数からなる１次遅れ要素により遅相制御する遅延回
   路の出力を電圧制御する電圧制御回路と、上記サイリス
   タの通電電流を検出して該電流値が設定値より大きくな
   ったときに該電流値を設定値となるよう抑制制御する定
   電流制御回路と、上記電圧制御回路の出力および上記定
   電流制御回路の出力との合成値により上記サイリスタを
   制御するサイリスタ点弧位相制御回路とを備え、上記定
   電流制御回路の出力信号の大きさに応じて上記遅延回路
   の時定数の大きさを可変するようにしたことを特徴とす
   る静止形無効電力補償装置用制御回路。
2. （２）前記遅延回路内の遅れ要素を含む演算増巾器の入
   力抵抗と、帰還抵抗とをスイッチにより同時に切替えて
   定常ゲインを変えることなく時定数のみを変えるように
   したことを特徴とする請求項第１項記載の静止形無効電
   力補償装置用制御回路。
3. （３）前記遅延回路内の遅れ要素を含む演算増巾器の帰
   還コンデンサの大きさをスイッチにより切替えて定常ゲ
   インを変えることなく、時定数のみを変えるようにした
   ことを特徴とする請求項第１項記載の静止形無効電力補
   償装置用制御回路。