JPH0211030A - 多重化装置 - Google Patents
多重化装置Info
- Publication number
- JPH0211030A JPH0211030A JP15947488A JP15947488A JPH0211030A JP H0211030 A JPH0211030 A JP H0211030A JP 15947488 A JP15947488 A JP 15947488A JP 15947488 A JP15947488 A JP 15947488A JP H0211030 A JPH0211030 A JP H0211030A
- Authority
- JP
- Japan
- Prior art keywords
- serial
- parallel
- data
- interface
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 23
- 239000000872 buffer Substances 0.000 description 24
- 238000001514 detection method Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、ワークステーション等の複数の端末に対して
時分割多重化方式にてデータ通信を行う多重化装置に関
する。
時分割多重化方式にてデータ通信を行う多重化装置に関
する。
(従来の技術)
従来この種の多重化装置は、例えば第3図に示す如く構
成されている。即ち、複数のインタフェース1゜、12
、・・・1oがマルチプレクサ2を介して1本の多重化
回線3に接続されており、前記各インタフェース1゜、
〜1.は図示されないワークステーション等の端末を接
続している。
成されている。即ち、複数のインタフェース1゜、12
、・・・1oがマルチプレクサ2を介して1本の多重化
回線3に接続されており、前記各インタフェース1゜、
〜1.は図示されないワークステーション等の端末を接
続している。
方、多重化回線3には第4図(A>に示したようなTS
O−Tsnのタイムスロットが割り当てられており、更
にこれら各タイムスロットを使用して通信するインタフ
ェースが各タイムスロットと1対1の関係で割り当てら
れている。マルチプレクサ2は多重化回線3のタイムス
ロットに対応したインタフェースのアドレスを各タイム
スロット毎に出力する。例えばインタフェース1oのア
ドレス比較部11はマルチプレクサ2から出力されるア
ドレスaを受けると、自己のアドレスと比較し、自己の
アドレスであった場合のみ、インタフェース1oを介し
てデータ送受信動作を行う。従って、多重化回線3上の
タイムスロットがインタフェース1゜に対応したものと
なった時、マルチプレクサ2はインタフェース1oを選
択するアドレスaを出力した後、例えばデータリード信
号Cを送信バッフ112に出力し、この送信バッファ1
2に保持されている端末からの送信データ送受信み出し
て、多重化回線3に送出する。一方、図示されない端末
から送信/受信クロックjに同期して送られてくる送信
データhはシリアルパラレル変換部15にてシリアルパ
ラレル変換され、データが8ビツト貯った時点で、後述
するシリアル/パラレル変換信号Ωが送信バッファ12
に入力されて、前記8ビツトのパラレルデータが送信バ
ッファ12に移される。また、マルチプレクサ2はイン
タフェース1oを選択するアドレスaを送出した後、デ
ータライト信号eを受信バッファ13に出力して、多重
化回線3を介して伝送されてきた受信データdを受信バ
ッファ13に書き込む。ここで、マルチプレクサ2は多
重化回線3上に割り当てられている第4図(A>に示し
たようなタイムスロットの割り当てタイミングに同期し
たクロックfを常に分周部14に出力している。分周部
14は入力クロックを分周して第4図(B)に示すよう
なシリアル/パラレル変換信号g及び端末で使用する送
信/受信クロックjを作成し、このシリアル/パラレル
変換信号qを送信、受信バッファ12.13及びパラレ
ルシリアル変換部16に出力する。受信バッファ13に
保持された受信データはシリアル/パラレル変換信号Q
が入力されたタイミングでパラレルシリアル変換部16
に移される。パラレルシリアル変換部16は分周部14
から出力される送信/受信クロックjに同期して入力さ
れるパラレルデータをシリアルデータiに変換して端末
に出力する。
O−Tsnのタイムスロットが割り当てられており、更
にこれら各タイムスロットを使用して通信するインタフ
ェースが各タイムスロットと1対1の関係で割り当てら
れている。マルチプレクサ2は多重化回線3のタイムス
ロットに対応したインタフェースのアドレスを各タイム
スロット毎に出力する。例えばインタフェース1oのア
ドレス比較部11はマルチプレクサ2から出力されるア
ドレスaを受けると、自己のアドレスと比較し、自己の
アドレスであった場合のみ、インタフェース1oを介し
てデータ送受信動作を行う。従って、多重化回線3上の
タイムスロットがインタフェース1゜に対応したものと
なった時、マルチプレクサ2はインタフェース1oを選
択するアドレスaを出力した後、例えばデータリード信
号Cを送信バッフ112に出力し、この送信バッファ1
2に保持されている端末からの送信データ送受信み出し
て、多重化回線3に送出する。一方、図示されない端末
から送信/受信クロックjに同期して送られてくる送信
データhはシリアルパラレル変換部15にてシリアルパ
ラレル変換され、データが8ビツト貯った時点で、後述
するシリアル/パラレル変換信号Ωが送信バッファ12
に入力されて、前記8ビツトのパラレルデータが送信バ
ッファ12に移される。また、マルチプレクサ2はイン
タフェース1oを選択するアドレスaを送出した後、デ
ータライト信号eを受信バッファ13に出力して、多重
化回線3を介して伝送されてきた受信データdを受信バ
ッファ13に書き込む。ここで、マルチプレクサ2は多
重化回線3上に割り当てられている第4図(A>に示し
たようなタイムスロットの割り当てタイミングに同期し
たクロックfを常に分周部14に出力している。分周部
14は入力クロックを分周して第4図(B)に示すよう
なシリアル/パラレル変換信号g及び端末で使用する送
信/受信クロックjを作成し、このシリアル/パラレル
変換信号qを送信、受信バッファ12.13及びパラレ
ルシリアル変換部16に出力する。受信バッファ13に
保持された受信データはシリアル/パラレル変換信号Q
が入力されたタイミングでパラレルシリアル変換部16
に移される。パラレルシリアル変換部16は分周部14
から出力される送信/受信クロックjに同期して入力さ
れるパラレルデータをシリアルデータiに変換して端末
に出力する。
しかし上記のような従来の装置ではシリアル/パラレル
変換信号qとアドレスaとの出力タイミングはばらばら
で、両者の間では同期が取れていなかった。この為、マ
ルチプレクサ2は、第4図に示すように、インタフェー
ス1oのデータをリード/ライトすべきタイムスロット
TSOを過ぎた後に、このインタフェース1o内で、シ
リアル/パラレル変換信号g(シリアル/パラレル変換
信号qの立ら上がり)が発生すると、データがマルチプ
レクサ2へ送受されるまで、最大1フレームの時間だけ
待たされてしまうことがあり、通信速度が遅くなる要因
となる不都合があった。
変換信号qとアドレスaとの出力タイミングはばらばら
で、両者の間では同期が取れていなかった。この為、マ
ルチプレクサ2は、第4図に示すように、インタフェー
ス1oのデータをリード/ライトすべきタイムスロット
TSOを過ぎた後に、このインタフェース1o内で、シ
リアル/パラレル変換信号g(シリアル/パラレル変換
信号qの立ら上がり)が発生すると、データがマルチプ
レクサ2へ送受されるまで、最大1フレームの時間だけ
待たされてしまうことがあり、通信速度が遅くなる要因
となる不都合があった。
(発明が解決しようとする課題)
上記の如く、従来の多重化装置では、インタフェースに
おけるデータのシリアル/パラレル又はパラレル/シリ
アル変換タイミングを決めるシリアル/パラレル変換信
号qと、インタフェースを選択するアドレスaの出力タ
イミングとの間に同期関係がなく、時間差があるため、
選択されたインタフェース用のタイムスロットが回って
くるまで、データ送受信を最大1フレーム持たなければ
ならず、通信速度の遅延要因となる欠点があった。そこ
で、本発明は上記の欠点を除去するもので、選択された
インタフェース用のタイムスロットが回ってくるまでの
時間を僅少として、通信速度を向上させた多重化装置を
提供することを目的としている。
おけるデータのシリアル/パラレル又はパラレル/シリ
アル変換タイミングを決めるシリアル/パラレル変換信
号qと、インタフェースを選択するアドレスaの出力タ
イミングとの間に同期関係がなく、時間差があるため、
選択されたインタフェース用のタイムスロットが回って
くるまで、データ送受信を最大1フレーム持たなければ
ならず、通信速度の遅延要因となる欠点があった。そこ
で、本発明は上記の欠点を除去するもので、選択された
インタフェース用のタイムスロットが回ってくるまでの
時間を僅少として、通信速度を向上させた多重化装置を
提供することを目的としている。
[発明の構成]
(課題を解決するための手段)
多重化回線と複数の端末間とのデータ伝送を仲介する複
数のインタフェースと、前記多重化回線上−割り当てら
れたタイムスロットに対応した前記インタフェースの1
つを選択するインタフェース選択手段とを備えた多重化
装置において、端末からのシリアルデータをパラレルデ
ータに変換するシリアル/パラレル変換手段と、前記タ
イムスロット期間に多重化回線を介して送られてきたパ
ラレルデータをシリアルデータに変換するパラレル/シ
リアル変換手段とを前記各インタフェースに設け、且つ
、前記インタフェース選択手段がインタフェースを選択
するアドレス信号を出力した時に、選択されたインタフ
ェース内のシリアル/パラレル変換手段は端末からのシ
リアルデータを所定ビットのパラレルデータに変換する
動作を終了した状態に、又、前記選択されたインタフェ
ース内のパラレル/シリアル変換手段は既存のデータを
全てシリアル化して端末に伝送した状態になるように、
前記シリアル/パラレル変換手段及びパラレル/シリア
ル変換手段の動作タイミングを制御する制御手段を前記
各インタフェースに設(プた構成を有している。
数のインタフェースと、前記多重化回線上−割り当てら
れたタイムスロットに対応した前記インタフェースの1
つを選択するインタフェース選択手段とを備えた多重化
装置において、端末からのシリアルデータをパラレルデ
ータに変換するシリアル/パラレル変換手段と、前記タ
イムスロット期間に多重化回線を介して送られてきたパ
ラレルデータをシリアルデータに変換するパラレル/シ
リアル変換手段とを前記各インタフェースに設け、且つ
、前記インタフェース選択手段がインタフェースを選択
するアドレス信号を出力した時に、選択されたインタフ
ェース内のシリアル/パラレル変換手段は端末からのシ
リアルデータを所定ビットのパラレルデータに変換する
動作を終了した状態に、又、前記選択されたインタフェ
ース内のパラレル/シリアル変換手段は既存のデータを
全てシリアル化して端末に伝送した状態になるように、
前記シリアル/パラレル変換手段及びパラレル/シリア
ル変換手段の動作タイミングを制御する制御手段を前記
各インタフェースに設(プた構成を有している。
(作用)
本発明の多重化装置において、制御手段はインタフェー
ス選択手段がインタフェースを選択するアドレス信号を
出力した時に、選択されたインタフェース内のシリアル
/パラレル変換手段は端末からのシリアルデータを所定
ビットのパラレルデータに変換する動作を終了した状態
に、又、前記選択されたインタフェース内のパラレル/
シリアル変換手段は既存のデータを全てシリアル化して
端末に伝送した状態になるように、前記シリアル/パラ
レル変換手段及びパラレル/シリアル変換手段の動作タ
イミングを制御する。このため、インタフェースが使用
するタイムスロットが回ってきた時点で、このインタフ
ェースのシリアル/パラレル変換手段及びパラレル/シ
リアル変換手段はデータの送受信を行える状態となって
いるため、前記インタフェース制御手段がインタフェー
スを選択した時点で、選択されたインタフェースはこの
インタフェース用のタイムスロットを使用して、直ちに
データの送受信を行うことができ、自己のタイムスロッ
トを待つ時間がなくなる。
ス選択手段がインタフェースを選択するアドレス信号を
出力した時に、選択されたインタフェース内のシリアル
/パラレル変換手段は端末からのシリアルデータを所定
ビットのパラレルデータに変換する動作を終了した状態
に、又、前記選択されたインタフェース内のパラレル/
シリアル変換手段は既存のデータを全てシリアル化して
端末に伝送した状態になるように、前記シリアル/パラ
レル変換手段及びパラレル/シリアル変換手段の動作タ
イミングを制御する。このため、インタフェースが使用
するタイムスロットが回ってきた時点で、このインタフ
ェースのシリアル/パラレル変換手段及びパラレル/シ
リアル変換手段はデータの送受信を行える状態となって
いるため、前記インタフェース制御手段がインタフェー
スを選択した時点で、選択されたインタフェースはこの
インタフェース用のタイムスロットを使用して、直ちに
データの送受信を行うことができ、自己のタイムスロッ
トを待つ時間がなくなる。
(実施例)
以下、本発明の一実施例を従来例と同一部には同一符号
を付して図面を参照して説明する。第1図は本発明の多
重化装置の一実施例を示したブロック図である。1oは
マルチプレクサ2と図示されない端末とを結合するイン
タフェースで、各インタフェースはアドレス比較部11
、送信バッファ12、受信バッファ13、分周部14、
シリアル/パラレル変換部15、パラレル/シリアル変
換部16及び分周信号eとアドレスaとの同期をとる位
相比較制御部17とを有している。2は複数のインタフ
ェースを順次選択してデータ送受信を多重化するマルチ
プレクサ、3は複数のタイムスロットが割り当てられて
いる多重化回線である。なお、上記マルチプレクサ2は
インタフェース選択手段に、シリアル/パラレル交換部
15はシリアル/パラレル交換手段に、パラレル/シリ
アル交換部16はパラレル/シリアル交換手段に、分周
部14及び位相比較制御部17は制御手段に対応してい
る。
を付して図面を参照して説明する。第1図は本発明の多
重化装置の一実施例を示したブロック図である。1oは
マルチプレクサ2と図示されない端末とを結合するイン
タフェースで、各インタフェースはアドレス比較部11
、送信バッファ12、受信バッファ13、分周部14、
シリアル/パラレル変換部15、パラレル/シリアル変
換部16及び分周信号eとアドレスaとの同期をとる位
相比較制御部17とを有している。2は複数のインタフ
ェースを順次選択してデータ送受信を多重化するマルチ
プレクサ、3は複数のタイムスロットが割り当てられて
いる多重化回線である。なお、上記マルチプレクサ2は
インタフェース選択手段に、シリアル/パラレル交換部
15はシリアル/パラレル交換手段に、パラレル/シリ
アル交換部16はパラレル/シリアル交換手段に、分周
部14及び位相比較制御部17は制御手段に対応してい
る。
次に本実施例の動作について説明する。マルチプレクサ
2は、第2図(A)に示すごとく割り付【プられている
多重化回線3上の各タイムスロットTSO−TSrlが
回ってくる毎に、対応するインタフェースのアドレスa
を出力する。従って、各インタフェースはアドレス比較
部11にマルチプレクサ2によって自己のアドレスが指
定された時のみ多重化回線3に対してデータの送受を行
う。例えば多重化回線3上にタイムスロットTSOが割
り当てられた時、マルチプレクサ2はインタフェース1
゜@選択するアドレスaを出力する。これによって、イ
ンタフェース1゜のアドレス比較部11は自己のインタ
フェースが選択されたことを検出して、アドレス一致検
出信号kを位相比較制御部17に出力する。一方、分周
部14はマルチプレクサ2から出力される多重化回線に
同期した信号fを分周部14にて分周して分周信号lを
作出し、この信号1を位相比較制御部17に出力する。
2は、第2図(A)に示すごとく割り付【プられている
多重化回線3上の各タイムスロットTSO−TSrlが
回ってくる毎に、対応するインタフェースのアドレスa
を出力する。従って、各インタフェースはアドレス比較
部11にマルチプレクサ2によって自己のアドレスが指
定された時のみ多重化回線3に対してデータの送受を行
う。例えば多重化回線3上にタイムスロットTSOが割
り当てられた時、マルチプレクサ2はインタフェース1
゜@選択するアドレスaを出力する。これによって、イ
ンタフェース1゜のアドレス比較部11は自己のインタ
フェースが選択されたことを検出して、アドレス一致検
出信号kを位相比較制御部17に出力する。一方、分周
部14はマルチプレクサ2から出力される多重化回線に
同期した信号fを分周部14にて分周して分周信号lを
作出し、この信号1を位相比較制御部17に出力する。
位相比較制御部17は入力分周信@lと前記アドレス一
致検出信@にとから、第2図(B)、(C)に示す如く
、前記検出信号kに位相同期させた送受信クロックjを
作成する。又、位相比較制御部17は送受信クロックj
をカウントして第2図(D>の如くシリアル/パラレル
変換信号gを作成して、これを送、受信バッファ12.
13及びパラレル/シリアル変換部16に出力する。従
ってシリアル/パラレル変換信号Qを作成する際に当た
って、送受信クロックjのカウントをアドレス一致検出
信号にの立ち上がりから開始すれば、前記検出信号kが
立ち上がる直前、即ち、シリアル/パラレル変換信号q
の立ち上がり時点で、シリアル/パラレル変換部15、
パラレル/シリアル変換部16の変換条件が整うことに
なる。なお、上記条件が整うとは、端末から送られてく
る新しい送信データhが8ビツト分貯っている状態及び
受信バッファ13からパラレル/シリアル変換器16に
移したデータ8ピツ1〜が全てシリアル変換された状態
をいう。従って、マルチプレクサ2がインタフェース1
゜を選択するアドレスaを出力して、アドレス比較部1
1がアドレス一致検出信号kを位相比較部17に出力し
た時点で、シリアル/パラレル変換信号qが出力され、
例えば、端末から送られてくる送信データhはシリアル
/パラレル変換部15により8ビツトのパラレルデータ
にすでに変換されている。この為、位相比較制御部17
からシリアル/パラレル変換信号Qが出力されると、前
記パラレルデータは送信バッファ12に移される。この
タイミングにて、マルチプレクサ2はデータライト信号
Cを受信バッファ12に送って、受信バッファ12から
前記パラレルデータbを読み出して、多重化回線3上に
送出する。又、アドレス比較部11がアドレス一致検出
信号kを位相比較部17に出力した時点で、パラレル/
シリアル変換部16によるデータ変換動作はすでに終わ
っているため、マルチプレクサ2が受信バッフ113に
書き込んだ受信データは、位相比較制御部17からシリ
アル/パラレル変換信号Qが出力されると、ただちに受
信バッファ13からパラレル/シリアル変換部16に移
されて受信データiとなって端末に送られる。
致検出信@にとから、第2図(B)、(C)に示す如く
、前記検出信号kに位相同期させた送受信クロックjを
作成する。又、位相比較制御部17は送受信クロックj
をカウントして第2図(D>の如くシリアル/パラレル
変換信号gを作成して、これを送、受信バッファ12.
13及びパラレル/シリアル変換部16に出力する。従
ってシリアル/パラレル変換信号Qを作成する際に当た
って、送受信クロックjのカウントをアドレス一致検出
信号にの立ち上がりから開始すれば、前記検出信号kが
立ち上がる直前、即ち、シリアル/パラレル変換信号q
の立ち上がり時点で、シリアル/パラレル変換部15、
パラレル/シリアル変換部16の変換条件が整うことに
なる。なお、上記条件が整うとは、端末から送られてく
る新しい送信データhが8ビツト分貯っている状態及び
受信バッファ13からパラレル/シリアル変換器16に
移したデータ8ピツ1〜が全てシリアル変換された状態
をいう。従って、マルチプレクサ2がインタフェース1
゜を選択するアドレスaを出力して、アドレス比較部1
1がアドレス一致検出信号kを位相比較部17に出力し
た時点で、シリアル/パラレル変換信号qが出力され、
例えば、端末から送られてくる送信データhはシリアル
/パラレル変換部15により8ビツトのパラレルデータ
にすでに変換されている。この為、位相比較制御部17
からシリアル/パラレル変換信号Qが出力されると、前
記パラレルデータは送信バッファ12に移される。この
タイミングにて、マルチプレクサ2はデータライト信号
Cを受信バッファ12に送って、受信バッファ12から
前記パラレルデータbを読み出して、多重化回線3上に
送出する。又、アドレス比較部11がアドレス一致検出
信号kを位相比較部17に出力した時点で、パラレル/
シリアル変換部16によるデータ変換動作はすでに終わ
っているため、マルチプレクサ2が受信バッフ113に
書き込んだ受信データは、位相比較制御部17からシリ
アル/パラレル変換信号Qが出力されると、ただちに受
信バッファ13からパラレル/シリアル変換部16に移
されて受信データiとなって端末に送られる。
本実施例によれば、マルチプレクサ2から出ノ〕される
アドレスaと位相比較制御部17から出力されるシリア
ル/パラレル変換信号qとの同期をとるようにしである
ので、第2図に示す如く、あるインタフェースが利用で
きるタイムスロットが回ってきた時点で、端末から送ら
れてくる新しい送信データhがシリアル/パラレル変換
部15に8ビツト貯っており、又、受信バッファ13か
らシリアル/パラレル変換部16に移したデータ8ビツ
ト全てがシリアル変換された状態となっているため、シ
リアル/パラレル変換信号qが出力された時点で、マル
チプレクサ2は前記インタフェースを介したデータ送受
信をただちに行うことができ、利用できるタイムスロッ
トを待つことなく、通信速度を向上させることができる
。
アドレスaと位相比較制御部17から出力されるシリア
ル/パラレル変換信号qとの同期をとるようにしである
ので、第2図に示す如く、あるインタフェースが利用で
きるタイムスロットが回ってきた時点で、端末から送ら
れてくる新しい送信データhがシリアル/パラレル変換
部15に8ビツト貯っており、又、受信バッファ13か
らシリアル/パラレル変換部16に移したデータ8ビツ
ト全てがシリアル変換された状態となっているため、シ
リアル/パラレル変換信号qが出力された時点で、マル
チプレクサ2は前記インタフェースを介したデータ送受
信をただちに行うことができ、利用できるタイムスロッ
トを待つことなく、通信速度を向上させることができる
。
なお、上記実施例ではシリアル/パラレル変換部15に
よってパラレル化された送信データを一旦保持する送信
バッファ12と、多重化回線3上を送られてきた受信デ
ータを一旦保持する受信バッファ13が設けられている
が、これらバッファ12.13は必ずしも必要でなく、
前記アドレスaとシリアル/パラレル変換信号Qとの同
期さえ取られておれば、前記バッファがなくても正常な
動作を行うことができる。但し、故障時に前記バッファ
12.13がないとデータが消失してしまう恐れがある
。
よってパラレル化された送信データを一旦保持する送信
バッファ12と、多重化回線3上を送られてきた受信デ
ータを一旦保持する受信バッファ13が設けられている
が、これらバッファ12.13は必ずしも必要でなく、
前記アドレスaとシリアル/パラレル変換信号Qとの同
期さえ取られておれば、前記バッファがなくても正常な
動作を行うことができる。但し、故障時に前記バッファ
12.13がないとデータが消失してしまう恐れがある
。
[発明の効果]
以上記述した如く本発明の多重化装置によれば、選択さ
れたインタフェース用のタイムスロットが回ってくるま
での時間を僅少として、通信速度を向上させることがで
きる。
れたインタフェース用のタイムスロットが回ってくるま
での時間を僅少として、通信速度を向上させることがで
きる。
第1図は本発明の多重化装置の一実施例を示したブロッ
ク図、第2図は第1図に示した装置の動作タイムチャー
ト、第3図は従来の多重化装置の一例を示したブロック
図、第4図は第3図に示した装置の動作タイムチャート
でめる。 1o・・・インタフェース 2・・・マルチプレクサ
3・・・多重化回線 11・・・アドレス比較
部12・・・送信バッファ13・・・受信バッファ14
・・・分周部 15・・・シリアル/パラレル変換部 16・・・パラレル/シリアル変換部 17・・・位相比較制御部 代理人 弁理士 則 近 憲 侑 同 山下 イ(のIFへ 第3図 第4図
ク図、第2図は第1図に示した装置の動作タイムチャー
ト、第3図は従来の多重化装置の一例を示したブロック
図、第4図は第3図に示した装置の動作タイムチャート
でめる。 1o・・・インタフェース 2・・・マルチプレクサ
3・・・多重化回線 11・・・アドレス比較
部12・・・送信バッファ13・・・受信バッファ14
・・・分周部 15・・・シリアル/パラレル変換部 16・・・パラレル/シリアル変換部 17・・・位相比較制御部 代理人 弁理士 則 近 憲 侑 同 山下 イ(のIFへ 第3図 第4図
Claims (1)
- 多重化回線と複数の端末間とのデータ伝送を仲介する複
数のインタフェースと、前記多重化回線上に割り当てら
れたタイムスロットに対応した前記インタフェースの1
つを選択するインタフェース選択手段とを備えた多重化
装置において、端末からのシリアルデータをパラレルデ
ータに変換するシリアル/パラレル変換手段と、前記タ
イムスロット期間に多重化回線を介して送られてきたパ
ラレルデータをシリアルデータに変換するパラレル/シ
リアル変換手段とを前記各インタフェースに設け、且つ
、前記インタフェース選択手段がインタフェースを選択
するアドレス信号を出力した時に、選択されたインタフ
ェース内のシリアル/パラレル変換手段は端末からのシ
リアルデータを所定ビットのパラレルデータに変換する
動作を終了した状態に、又、前記選択されたインタフェ
ース内のパラレル/シリアル変換手段は既存のデータを
全てシリアル化して端末に伝送した状態になるように、
前記シリアル/パラレル変換手段及びパラレル/シリア
ル変換手段の動作タイミングを制御する制御手段を前記
各インタフェースに設けたことを特徴とする多重化装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15947488A JPH0211030A (ja) | 1988-06-29 | 1988-06-29 | 多重化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15947488A JPH0211030A (ja) | 1988-06-29 | 1988-06-29 | 多重化装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0211030A true JPH0211030A (ja) | 1990-01-16 |
Family
ID=15694560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15947488A Pending JPH0211030A (ja) | 1988-06-29 | 1988-06-29 | 多重化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0211030A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4903432A (en) * | 1987-12-21 | 1990-02-27 | Battelle Memorial Institute | Autoclavable, reusable, sterile plant growth system and method |
EP0661848A2 (en) * | 1993-12-28 | 1995-07-05 | NEC Corporation | Monitor and control system for communication equipment |
JPH07236185A (ja) * | 1993-12-28 | 1995-09-05 | Nec Corp | 監視制御方式 |
-
1988
- 1988-06-29 JP JP15947488A patent/JPH0211030A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4903432A (en) * | 1987-12-21 | 1990-02-27 | Battelle Memorial Institute | Autoclavable, reusable, sterile plant growth system and method |
EP0661848A2 (en) * | 1993-12-28 | 1995-07-05 | NEC Corporation | Monitor and control system for communication equipment |
EP0661848A3 (ja) * | 1993-12-28 | 1995-08-02 | Nec Corp | |
JPH07236185A (ja) * | 1993-12-28 | 1995-09-05 | Nec Corp | 監視制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6678282B2 (en) | System and method for communicating packetized data over a channel bank | |
US3732374A (en) | Communication system and method | |
JPH01117531A (ja) | 無線デイジタル電話システム用基地局 | |
JPS61290838A (ja) | 電気通信交換装置 | |
US6404770B1 (en) | Data communication interface with adjustable-size buffer | |
JPH0211030A (ja) | 多重化装置 | |
JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
JP2006304011A (ja) | インタフェース回路 | |
JP3085448B2 (ja) | 通信システム | |
JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
JP3036856B2 (ja) | 回線アダプタ装置 | |
JPS58133066A (ja) | ル−プ通信システムの多重化方法 | |
JP2725713B2 (ja) | 信号伝送方法 | |
JP2839832B2 (ja) | ディジタルデータ通信システム | |
JP2669844B2 (ja) | 多重アクセス制御方式 | |
JPH0818562A (ja) | 時分割多重通信装置 | |
US20030067937A1 (en) | System for transmitting data between modules and method for controlling the same | |
JPH02134938A (ja) | データ多重・分離方式 | |
JPH11164337A (ja) | 交換機内の制御データ転送方式 | |
JPH01161931A (ja) | 時分割多重通信方式 | |
JPS63224545A (ja) | 多重化シリアルデ−タ転送装置 | |
JPS6221338A (ja) | 時分割デ−タ多重方式 | |
JPH06315044A (ja) | 擬似cd信号伝送装置 | |
GB2248998A (en) | Multiple HDLC processor | |
JPH11345200A (ja) | データ転送システム |