JPH0211030A - 多重化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ワークステーション等の複数の端末に対して
時分割多重化方式にてデータ通信を行う多重化装置に関
する。

（従来の技術） 従来この種の多重化装置は、例えば第３図に示す如く構
成されている。即ち、複数のインタフェース１゜、１２
、・・・１ｏがマルチプレクサ２を介して１本の多重化
回線３に接続されており、前記各インタフェース１゜、
〜１．は図示されないワークステーション等の端末を接
続している。

方、多重化回線３には第４図（Ａ＞に示したようなＴＳ
Ｏ−Ｔｓｎのタイムスロットが割り当てられており、更
にこれら各タイムスロットを使用して通信するインタフ
ェースが各タイムスロットと１対１の関係で割り当てら
れている。マルチプレクサ２は多重化回線３のタイムス
ロットに対応したインタフェースのアドレスを各タイム
スロット毎に出力する。例えばインタフェース１ｏのア
ドレス比較部１１はマルチプレクサ２から出力されるア
ドレスａを受けると、自己のアドレスと比較し、自己の
アドレスであった場合のみ、インタフェース１ｏを介し
てデータ送受信動作を行う。従って、多重化回線３上の
タイムスロットがインタフェース１゜に対応したものと
なった時、マルチプレクサ２はインタフェース１ｏを選
択するアドレスａを出力した後、例えばデータリード信
号Ｃを送信バッフ１１２に出力し、この送信バッファ１
２に保持されている端末からの送信データ送受信み出し
て、多重化回線３に送出する。一方、図示されない端末
から送信／受信クロックｊに同期して送られてくる送信
データｈはシリアルパラレル変換部１５にてシリアルパ
ラレル変換され、データが８ビツト貯った時点で、後述
するシリアル／パラレル変換信号Ωが送信バッファ１２
に入力されて、前記８ビツトのパラレルデータが送信バ
ッファ１２に移される。また、マルチプレクサ２はイン
タフェース１ｏを選択するアドレスａを送出した後、デ
ータライト信号ｅを受信バッファ１３に出力して、多重
化回線３を介して伝送されてきた受信データｄを受信バ
ッファ１３に書き込む。ここで、マルチプレクサ２は多
重化回線３上に割り当てられている第４図（Ａ＞に示し
たようなタイムスロットの割り当てタイミングに同期し
たクロックｆを常に分周部１４に出力している。分周部
１４は入力クロックを分周して第４図（Ｂ）に示すよう
なシリアル／パラレル変換信号ｇ及び端末で使用する送
信／受信クロックｊを作成し、このシリアル／パラレル
変換信号ｑを送信、受信バッファ１２．１３及びパラレ
ルシリアル変換部１６に出力する。受信バッファ１３に
保持された受信データはシリアル／パラレル変換信号Ｑ
が入力されたタイミングでパラレルシリアル変換部１６
に移される。パラレルシリアル変換部１６は分周部１４
から出力される送信／受信クロックｊに同期して入力さ
れるパラレルデータをシリアルデータｉに変換して端末
に出力する。

しかし上記のような従来の装置ではシリアル／パラレル
変換信号ｑとアドレスａとの出力タイミングはばらばら
で、両者の間では同期が取れていなかった。この為、マ
ルチプレクサ２は、第４図に示すように、インタフェー
ス１ｏのデータをリード／ライトすべきタイムスロット
ＴＳＯを過ぎた後に、このインタフェース１ｏ内で、シ
リアル／パラレル変換信号ｇ（シリアル／パラレル変換
信号ｑの立ら上がり）が発生すると、データがマルチプ
レクサ２へ送受されるまで、最大１フレームの時間だけ
待たされてしまうことがあり、通信速度が遅くなる要因
となる不都合があった。

（発明が解決しようとする課題） 上記の如く、従来の多重化装置では、インタフェースに
おけるデータのシリアル／パラレル又はパラレル／シリ
アル変換タイミングを決めるシリアル／パラレル変換信
号ｑと、インタフェースを選択するアドレスａの出力タ
イミングとの間に同期関係がなく、時間差があるため、
選択されたインタフェース用のタイムスロットが回って
くるまで、データ送受信を最大１フレーム持たなければ
ならず、通信速度の遅延要因となる欠点があった。そこ
で、本発明は上記の欠点を除去するもので、選択された
インタフェース用のタイムスロットが回ってくるまでの
時間を僅少として、通信速度を向上させた多重化装置を
提供することを目的としている。

［発明の構成］ （課題を解決するための手段） 多重化回線と複数の端末間とのデータ伝送を仲介する複
数のインタフェースと、前記多重化回線上−割り当てら
れたタイムスロットに対応した前記インタフェースの１
つを選択するインタフェース選択手段とを備えた多重化
装置において、端末からのシリアルデータをパラレルデ
ータに変換するシリアル／パラレル変換手段と、前記タ
イムスロット期間に多重化回線を介して送られてきたパ
ラレルデータをシリアルデータに変換するパラレル／シ
リアル変換手段とを前記各インタフェースに設け、且つ
、前記インタフェース選択手段がインタフェースを選択
するアドレス信号を出力した時に、選択されたインタフ
ェース内のシリアル／パラレル変換手段は端末からのシ
リアルデータを所定ビットのパラレルデータに変換する
動作を終了した状態に、又、前記選択されたインタフェ
ース内のパラレル／シリアル変換手段は既存のデータを
全てシリアル化して端末に伝送した状態になるように、
前記シリアル／パラレル変換手段及びパラレル／シリア
ル変換手段の動作タイミングを制御する制御手段を前記
各インタフェースに設（プた構成を有している。

（作用） 本発明の多重化装置において、制御手段はインタフェー
ス選択手段がインタフェースを選択するアドレス信号を
出力した時に、選択されたインタフェース内のシリアル
／パラレル変換手段は端末からのシリアルデータを所定
ビットのパラレルデータに変換する動作を終了した状態
に、又、前記選択されたインタフェース内のパラレル／
シリアル変換手段は既存のデータを全てシリアル化して
端末に伝送した状態になるように、前記シリアル／パラ
レル変換手段及びパラレル／シリアル変換手段の動作タ
イミングを制御する。このため、インタフェースが使用
するタイムスロットが回ってきた時点で、このインタフ
ェースのシリアル／パラレル変換手段及びパラレル／シ
リアル変換手段はデータの送受信を行える状態となって
いるため、前記インタフェース制御手段がインタフェー
スを選択した時点で、選択されたインタフェースはこの
インタフェース用のタイムスロットを使用して、直ちに
データの送受信を行うことができ、自己のタイムスロッ
トを待つ時間がなくなる。

（実施例） 以下、本発明の一実施例を従来例と同一部には同一符号
を付して図面を参照して説明する。第１図は本発明の多
重化装置の一実施例を示したブロック図である。１ｏは
マルチプレクサ２と図示されない端末とを結合するイン
タフェースで、各インタフェースはアドレス比較部１１
、送信バッファ１２、受信バッファ１３、分周部１４、
シリアル／パラレル変換部１５、パラレル／シリアル変
換部１６及び分周信号ｅとアドレスａとの同期をとる位
相比較制御部１７とを有している。２は複数のインタフ
ェースを順次選択してデータ送受信を多重化するマルチ
プレクサ、３は複数のタイムスロットが割り当てられて
いる多重化回線である。なお、上記マルチプレクサ２は
インタフェース選択手段に、シリアル／パラレル交換部
１５はシリアル／パラレル交換手段に、パラレル／シリ
アル交換部１６はパラレル／シリアル交換手段に、分周
部１４及び位相比較制御部１７は制御手段に対応してい
る。

次に本実施例の動作について説明する。マルチプレクサ
２は、第２図（Ａ）に示すごとく割り付【プられている
多重化回線３上の各タイムスロットＴＳＯ−ＴＳｒｌが
回ってくる毎に、対応するインタフェースのアドレスａ
を出力する。従って、各インタフェースはアドレス比較
部１１にマルチプレクサ２によって自己のアドレスが指
定された時のみ多重化回線３に対してデータの送受を行
う。例えば多重化回線３上にタイムスロットＴＳＯが割
り当てられた時、マルチプレクサ２はインタフェース１
゜＠選択するアドレスａを出力する。これによって、イ
ンタフェース１゜のアドレス比較部１１は自己のインタ
フェースが選択されたことを検出して、アドレス一致検
出信号ｋを位相比較制御部１７に出力する。一方、分周
部１４はマルチプレクサ２から出力される多重化回線に
同期した信号ｆを分周部１４にて分周して分周信号ｌを
作出し、この信号１を位相比較制御部１７に出力する。

位相比較制御部１７は入力分周信＠ｌと前記アドレス一
致検出信＠にとから、第２図（Ｂ）、（Ｃ）に示す如く
、前記検出信号ｋに位相同期させた送受信クロックｊを
作成する。又、位相比較制御部１７は送受信クロックｊ
をカウントして第２図（Ｄ＞の如くシリアル／パラレル
変換信号ｇを作成して、これを送、受信バッファ１２．
１３及びパラレル／シリアル変換部１６に出力する。従
ってシリアル／パラレル変換信号Ｑを作成する際に当た
って、送受信クロックｊのカウントをアドレス一致検出
信号にの立ち上がりから開始すれば、前記検出信号ｋが
立ち上がる直前、即ち、シリアル／パラレル変換信号ｑ
の立ち上がり時点で、シリアル／パラレル変換部１５、
パラレル／シリアル変換部１６の変換条件が整うことに
なる。なお、上記条件が整うとは、端末から送られてく
る新しい送信データｈが８ビツト分貯っている状態及び
受信バッファ１３からパラレル／シリアル変換器１６に
移したデータ８ピツ１〜が全てシリアル変換された状態
をいう。従って、マルチプレクサ２がインタフェース１
゜を選択するアドレスａを出力して、アドレス比較部１
１がアドレス一致検出信号ｋを位相比較部１７に出力し
た時点で、シリアル／パラレル変換信号ｑが出力され、
例えば、端末から送られてくる送信データｈはシリアル
／パラレル変換部１５により８ビツトのパラレルデータ
にすでに変換されている。この為、位相比較制御部１７
からシリアル／パラレル変換信号Ｑが出力されると、前
記パラレルデータは送信バッファ１２に移される。この
タイミングにて、マルチプレクサ２はデータライト信号
Ｃを受信バッファ１２に送って、受信バッファ１２から
前記パラレルデータｂを読み出して、多重化回線３上に
送出する。又、アドレス比較部１１がアドレス一致検出
信号ｋを位相比較部１７に出力した時点で、パラレル／
シリアル変換部１６によるデータ変換動作はすでに終わ
っているため、マルチプレクサ２が受信バッフ１１３に
書き込んだ受信データは、位相比較制御部１７からシリ
アル／パラレル変換信号Ｑが出力されると、ただちに受
信バッファ１３からパラレル／シリアル変換部１６に移
されて受信データｉとなって端末に送られる。

本実施例によれば、マルチプレクサ２から出ノ〕される
アドレスａと位相比較制御部１７から出力されるシリア
ル／パラレル変換信号ｑとの同期をとるようにしである
ので、第２図に示す如く、あるインタフェースが利用で
きるタイムスロットが回ってきた時点で、端末から送ら
れてくる新しい送信データｈがシリアル／パラレル変換
部１５に８ビツト貯っており、又、受信バッファ１３か
らシリアル／パラレル変換部１６に移したデータ８ビツ
ト全てがシリアル変換された状態となっているため、シ
リアル／パラレル変換信号ｑが出力された時点で、マル
チプレクサ２は前記インタフェースを介したデータ送受
信をただちに行うことができ、利用できるタイムスロッ
トを待つことなく、通信速度を向上させることができる
。

なお、上記実施例ではシリアル／パラレル変換部１５に
よってパラレル化された送信データを一旦保持する送信
バッファ１２と、多重化回線３上を送られてきた受信デ
ータを一旦保持する受信バッファ１３が設けられている
が、これらバッファ１２．１３は必ずしも必要でなく、
前記アドレスａとシリアル／パラレル変換信号Ｑとの同
期さえ取られておれば、前記バッファがなくても正常な
動作を行うことができる。但し、故障時に前記バッファ
１２．１３がないとデータが消失してしまう恐れがある
。

［発明の効果］ 以上記述した如く本発明の多重化装置によれば、選択さ
れたインタフェース用のタイムスロットが回ってくるま
での時間を僅少として、通信速度を向上させることがで
きる。

【図面の簡単な説明】

第１図は本発明の多重化装置の一実施例を示したブロッ
ク図、第２図は第１図に示した装置の動作タイムチャー
ト、第３図は従来の多重化装置の一例を示したブロック
図、第４図は第３図に示した装置の動作タイムチャート
でめる。 １ｏ・・・インタフェース　　２・・・マルチプレクサ
３・・・多重化回線　　　　　１１・・・アドレス比較
部１２・・・送信バッファ１３・・・受信バッファ１４
・・・分周部 １５・・・シリアル／パラレル変換部 １６・・・パラレル／シリアル変換部 １７・・・位相比較制御部 代理人　弁理士　則　近　憲　侑 同　　山下 イ（のＩＦへ 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 多重化回線と複数の端末間とのデータ伝送を仲介する複
   数のインタフェースと、前記多重化回線上に割り当てら
   れたタイムスロットに対応した前記インタフェースの１
   つを選択するインタフェース選択手段とを備えた多重化
   装置において、端末からのシリアルデータをパラレルデ
   ータに変換するシリアル／パラレル変換手段と、前記タ
   イムスロット期間に多重化回線を介して送られてきたパ
   ラレルデータをシリアルデータに変換するパラレル／シ
   リアル変換手段とを前記各インタフェースに設け、且つ
   、前記インタフェース選択手段がインタフェースを選択
   するアドレス信号を出力した時に、選択されたインタフ
   ェース内のシリアル／パラレル変換手段は端末からのシ
   リアルデータを所定ビットのパラレルデータに変換する
   動作を終了した状態に、又、前記選択されたインタフェ
   ース内のパラレル／シリアル変換手段は既存のデータを
   全てシリアル化して端末に伝送した状態になるように、
   前記シリアル／パラレル変換手段及びパラレル／シリア
   ル変換手段の動作タイミングを制御する制御手段を前記
   各インタフェースに設けたことを特徴とする多重化装置
   。