JPH0210890A - 集積回路の高密度実装構造 - Google Patents

集積回路の高密度実装構造

Info

Publication number
JPH0210890A
JPH0210890A JP63164008A JP16400888A JPH0210890A JP H0210890 A JPH0210890 A JP H0210890A JP 63164008 A JP63164008 A JP 63164008A JP 16400888 A JP16400888 A JP 16400888A JP H0210890 A JPH0210890 A JP H0210890A
Authority
JP
Japan
Prior art keywords
boards
lsis
wiring board
printed
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63164008A
Other languages
English (en)
Inventor
Tatsuo Sato
達夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63164008A priority Critical patent/JPH0210890A/ja
Publication of JPH0210890A publication Critical patent/JPH0210890A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路の実装方式に関し、特に高密度実装
が必要とされる情報処理装置におけるLSIの高密度実
装構造に関する。
〔従来の技術〕
従来、LSIを配線基板に実装する場合、基本的にはた
て数10C11,よこ数10C11の比較的大きい配線
基板にLSIを平面的に数10〜数100個並べるとい
う方式がとられていた。第2図は一般的なLSIの実装
方式を示している。配線板100の上にLS I 20
0をたて16ケ、よこ16ケに配置し、全部で256個
を実装した例を示している。
〔発明が解決しようとする課題〕
上述した従来のLSI実装楕遣は、LSIが平面的に並
べられている。このため、次に述べる2つの欠点がある
。第1はLSI間を接続する信号パターンが長くなると
いう欠点である0例えば、第2図では、配線基板にLS
Iがたて16個、よこ16個の合計256個が並べられ
ている。このLSI間の実装ピッチを21とすると、最
遠端のLSI間を接続するのに信号パターン長は約64
1となる。これは後述する本発明の実施例の場合の36
C11と比べると約1.8倍となる。これによりLSI
間の信号伝搬時間は大きくなり、装置の性能を低下させ
ることになる。第2の欠点はある1つのLSIに隣接す
るLSIの数が少ないということである。後述する本発
明の実施例では隣接するLSIの数は41個なのに対し
、第2図に示す従来の実装構造では8ケである。これも
装置の性能向上を妨げるものである。
〔課題を解決するための手段〕
本発明のLSIの高密度実装構造は、 互いに平行に並
べられた複数の第1の配線基板から成る第1の配線基板
群と、前記第1の配線基板の隣接したもの間に前記第1
の配線基板と直角にかつ互いに平行して配置された複数
の第2の配線基板かな成る第2の配線基板群と、さらに
前記第1の配線基板と前記第2の配線基板との間に信号
伝送を可能とするためのコネクタとを含み、前記第1お
よび第2の配線基板にLSIを実装することを特徴とす
る。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の斜視図である。10は第1
の配線基板群を構成するプリント板であり、5枚のプリ
ント板が互いに平行になるよう配置されている。20は
第2の配線基板群を構成するプリント板であり隣接する
プリント板10の間にあり、プリント板10と直角をな
し、さらにプリント板20同士は互いに平行になるよう
配置されている〈第1図では20枚ある)。40はプリ
ント板10と20の間の信号伝送を可能にするためのコ
ネクタである。
LSI30は各プリント板壁に4個づつ(プリント板2
0の1枚の片面について第1図の奥行方向に4個、プリ
ント板10のプリント板20で区切られた区域の片面に
4個)実装され、合計256個実装されている。50は
LSI30に電源を供給するための電源供給端子を示し
、60は他の装置(図には示されていない)を信号伝送
するためのコネクタ及びケーブルを示す。
第2図の従来技術によるLSI実装方式と第1図の本実
施例による実装方式とを比較してみる。
第1図および第2図ともLSIの実装個数は256個で
ある。最遠端にあるLSI同士を接続するための信号パ
ターン長は第2図の場合64011であったのに対し第
1図に示す本実施例ではLSI間の実装ピッチを3C1
1としても(第2図では2cmとした)36c11であ
り約1/1.8となっている。又隣接するLSIの数は
第2図では8個であったのに対し第1図では41個であ
り約5倍となる。このように本実施例は最遠端にあるL
SI同士を接続するための信号パターン長を短かくする
と共に隣接LSIの数を飛躍的に増大することができる
という効果があり、このことは装置の性能向上に大きく
寄与するものである。
〔発明の効果〕
本発明は、最遠端にあるLSI同士を接続するための信
号パターン長を短かくでき、さらに隣接LSIの数を飛
躍的に増すことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す斜視図であり、第2図
は従来のLSIの実装構造を示す斜視図である。 図において、10および20はプリント板、30および
200はLSI、40はコネクタを示している。

Claims (1)

    【特許請求の範囲】
  1.  互いに平行に並べられた複数の第1の配線基板から成
    る第1の配線基板群と、前記第1の配線基板の隣接した
    もの間に前記第1の配線基板と直角にかつ互いに平行し
    て配置された複数の第2の配線基板かな成る第2の配線
    基板群と、さらに前記第1の配線基板と前記第2の配線
    基板との間に信号伝送を可能とするためのコネクタとを
    含み、前記第1および第2の配線基板にLSIを実装す
    ることを特徴とする集積回路の高密度実装構造。
JP63164008A 1988-06-29 1988-06-29 集積回路の高密度実装構造 Pending JPH0210890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63164008A JPH0210890A (ja) 1988-06-29 1988-06-29 集積回路の高密度実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63164008A JPH0210890A (ja) 1988-06-29 1988-06-29 集積回路の高密度実装構造

Publications (1)

Publication Number Publication Date
JPH0210890A true JPH0210890A (ja) 1990-01-16

Family

ID=15785016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63164008A Pending JPH0210890A (ja) 1988-06-29 1988-06-29 集積回路の高密度実装構造

Country Status (1)

Country Link
JP (1) JPH0210890A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004275754A (ja) * 2003-02-26 2004-10-07 Heiwa Corp コイン取込及び送出装置
JP2004275753A (ja) * 2003-02-26 2004-10-07 Heiwa Corp コイン取込及び送出装置
JP2004275756A (ja) * 2003-02-26 2004-10-07 Heiwa Corp コイン取込及び送出装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647715A (en) * 1979-09-27 1981-04-30 Fudo Constr Co Ltd Measuring device for height of sand surface
JPS58114500A (ja) * 1981-12-28 1983-07-07 富士通株式会社 高密度実装基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647715A (en) * 1979-09-27 1981-04-30 Fudo Constr Co Ltd Measuring device for height of sand surface
JPS58114500A (ja) * 1981-12-28 1983-07-07 富士通株式会社 高密度実装基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004275754A (ja) * 2003-02-26 2004-10-07 Heiwa Corp コイン取込及び送出装置
JP2004275753A (ja) * 2003-02-26 2004-10-07 Heiwa Corp コイン取込及び送出装置
JP2004275756A (ja) * 2003-02-26 2004-10-07 Heiwa Corp コイン取込及び送出装置

Similar Documents

Publication Publication Date Title
US5726863A (en) Multilayer printed circuit board
GB1589519A (en) Printed circuits
US5955704A (en) Optimal PWA high density routing to minimize EMI substrate coupling in a computer system
JPH0210890A (ja) 集積回路の高密度実装構造
JP2829172B2 (ja) 電子機器装置
US6061238A (en) Information processing apparatus, method of arranging components of the apparatus, and heat sink
JPH051111Y2 (ja)
JPH0574526A (ja) プリント基板とコネクタおよびその接続方法
JPS59788Y2 (ja) プリント基板実装用筐体
JPH04148591A (ja) 多目的ビア
JP2004318451A (ja) 方向性結合素子を使用したメモリバスシステム
JPS5910704Y2 (ja) スタック形パッケ−ジ
JPS60254695A (ja) 高密度実装構造
JPS58168194U (ja) 高密度電子装置
JP2792540B2 (ja) 電子機器の実装構造
JPS6047385A (ja) 中間接続コネクタ
JPS5855808Y2 (ja) 高密度論理回路の実装構造
JPH0529744A (ja) 電子回路モジユール間の接続方法及び接続構造
US4538209A (en) Double file printed wiring board module
JPH01313866A (ja) 三次元実装用雄コネクタ
JPH0438155B2 (ja)
JPS5939964U (ja) 配線板
JPH0418234Y2 (ja)
JPS58180683U (ja) 印刷配線板実装構造
JPH01125998A (ja) 接続方法およびそこで使用するモジュール