JPH0210736A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はプレーナ型トランジスタの製造方法に関する。

［発明の概要］ 全面に多結晶シリコン膜を形成後、エミッタおよびコレ
クタ部分以外の領域にｆｉｌｍをイオン注入し、エミッ
タおよびコレクタ部分以外の多結晶シリコンをすべて酸
化し、同時に外部ベース領域を形成する。多結晶シリコ
ンの酸化によって、エミッタを写真蝕刻法で決定される
幅よりも微細化することが可能となる。

［従来の技術］ 第２図は従来方式によるプレーナ型ＮＰＮ　　トランジ
スタの断面構造を示す１図において、ｌはＰ−型基板、
２はＮ−型エピタキシャル層、３は分離用酸化膜、４　
はＮ＋＋埋込層、５　はコレクタ抵抗を下げるためのＮ
＋型型数散層６は外部ベース、７　は内部ベース、８　
はエミッタ領域、９　はアルミニウム電極、１０　はＰ
◆型型中ヤンネルストッパＥ　はエミッタ電極、Ｂ　は
ベースｉ’ｔｔｔ４ｉ、ｃ　はコレクタ電極を表わす。

トランジスタの高周波特性を向上させるには、ｆ丁を高
くするとともに、ベース抵抗を低くすることが必要であ
る。そのためには、エミッタの幅を小さくすることと、
外部ベースとエミッタを近付けることが必要となる。

［発明が解決しようとする課題］ しかし、第２図に示すトランジスタでは、エミッタの幅
は写真蝕刻法の最小パターンで決定されるだめに、Ｖｉ
端な微細化は困難である。また、写真館剣法のアライメ
ントの余裕をとるために、エミッタと外部ベースを極端
に近付けることはできない。

以上のようなことから、第２図に示すようにトランジス
タの高周波特性を向上させることは困難であり、高度な
写真蝕刻技術を用いても同様である。

［発明の目的］ 本発明の目的は、微細なエミッタストライプを形成する
ことができ、かつ複雑なプロセスを用いることなしに高
周波特性を向上させることができる半導体装置の製造方
法を提供することである。

［課題を解決するための手段］ 上記目的を達成するために、本発明による半導体装置の
製造方法は、全面に多結晶シリコン膜を形成する工程と
、エミッタおよびコレクタ部分以外の上記多結晶シリコ
ン膜をすべて酸化するとともに、外部ベース領域を形成
する工程とを含むことを要旨とする。

［作用］ 全面に多結晶シリコン膜を形成後、エミッタおよびコレ
クタ部分以外の領域に硼素をイオン注入し、エミッタお
よびコレクタ部分以外の多結晶シリコンをすべて酸化し
、同時に外部ベース領域を形成する。多結晶シリコンの
酸化によって、ベースとエミッタの距離をセルファライ
ンによって決定する。

［実施例］ 以下に１図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。

第１図（ａ）から（ｂ）までは本発明による半導体装置
の製造方法の諸工程を断面図で示す。図中、第２図と共
通する引用番号は第２図におけるものと同じか、または
それに対応する部分を表わし、１１　は多結晶シリコン
膜、１２　は　５Ｉ３Ｎ４１模、１３　は酸化膜を表わ
す。

以下、これにしたがって製造工程を順に説明する。

まず、Ｐ−型基板１　に、従来の方法と同様にＮ生型埋
込層４．Ｎ−型エピタキシャル層　２゜Ｐ４″型チャン
ネルストッパ　１０、分離用酸化膜３、コレクタ引出し
Ｎ＋型領領域５を形成する。

その後、能動領域、コレクタ領域の窓開けを行ない、第
１図（ａ）に示すように、全面に多結晶シリコン膜　１
１　および５１３Ｎ４膜　１２　を化学蒸着法法によっ
て形成する。

つぎに、第１図（ｂ）のように、エミッタ領域およびコ
レクタ領域にのみ５ＩｎＮ４を残し、パターニングする
。その後、外部ベース形成用の硼素をイオン注入する。

この時の条件は、ベース抵抗を下げるためにできるだけ
高いドーズ量で、またＳＩ３Ｎ４膜　１２下の多結晶シ
リコン膜１１にはイオン注入されないようなエネルギを
選ぶ必要がある。

さらに、第１図（Ｑ）に示すように、　８□３　Ｎ　４
膜１２　に覆われていない多結晶シリコン膜１１　をす
べて酸化し、酸化膜　１３　を形成する。

同時に外部ベース領域６　を形成する。この酸化の条件
は、多結晶シリコン膜　１１　をすべて酸化し、かつ同
時に形成される　Ｐ＋型外部ベース領域６　が、残って
いる多結晶シリコン膜　１１　の下まで拡散されないよ
うな条件を選ぶ必要がある。

その後、エミッタおよびコレクタ領域に残っている　５
１３Ｎ４膜１２　を熱燐酸等で除去した後、全面に内部
ベース形成用の硼素およびエミッタ形成用の砒素（また
は燐）をイオン注入する。

つぎに不活性雰囲気で熱処理を行ない、内部ベース領域
７．エミッタ領域８　を同時に形成する。この時のイオ
ン注入および熱処理の条件は。

最適な濃度プロファイルが得られるよう選ぶ必要がある
。この場合、同時に熱処理しても硼素と砒素の拡散係数
では硼素の方が大きいため、ｆｉｌ素の方が深く、砒素
の方が浅く形成される。

なお、硼素をイオン注入後熱処理し、さらに砒素または
燐をイオン注入し、熱処理しても第１図（ｄ）のような
構造が得られることは言うまでもない。

最後にベースコンタクトのＸ開けを行なった後。

アルミニウム等のｆｆｔ極Ｅ、Ｂ、Ｃを形成する。

この時、コレクタおよびエミッタに多結晶シリコン膜　
１１　を通してコンタクトをとるため、窓開けをする必
要がない０以上のような手順で第１図（、）に示すよう
な半導体装置を作製することができる。

［発明の効果］ 以上説明した通り、本発明によれば、複雑なプロセスを
用いずに微細なエミッタストライプが形成でき、外部ベ
ースとエミッタの距離を写真蝕刻法で決定されるよりも
小さくすることができるため、ベース抵抗を下げること
が可能となる。またデバイス領域の面積も従来法より小
さくできるため、高集積化および高周波化が可能となる
という利点が得られる。

【図面の簡単な説明】

第１図は本発明による半導体装置の製造方法の詣工程を
示す断面図、第２図は従来方式によるブレーナ型ＮＰＮ
　トランジスタの断面図である。 １・・・・・・・・・Ｐ−型基板、２・・・・・・・・
・Ｎ−型エピタキシャル層、３・・・・・・・・・分離
用酸化膜、４・・・・・・・・・Ｎ◆型Ｊｌｌ込層、５
・・・・・・・・・コレクタ抵抗を下げるためのＮ＋型
型数散層６・・・・・・・・・外部ベース、７・・・・
・・・・・内部ベース、８・・・・・・・・・エミッタ
領域、９・・・・・・・・・アルミニウム電極、１０・
・・・−・・・・　Ｐ＋型チャンネルストッパ、１１・
・・・・・山多結晶シリコン膜。 １２・・・・・・・・・ＳＩ３Ｎ４膜、１３・・・・・
・四階化膜、Ｅ・・・・・・・・・エミッタｆｆ電極、
Ｂ・・・・・・・・・ベースｆＷｊ＆、Ｃ・・・・・・
・・・コレクタＷ１ｔｉ。 特許出願人　クラリオン株式会社

Claims (1)

1. 【特許請求の範囲】 （ａ）全面に多結晶シリコン膜を形成する工程、および （ｂ）エミッタおよびコレクタ部分以外の上記多結晶シ
   リコン膜をすべて酸化するとともに、外部ベース領域を
   形成する工程 を含むことを特徴とする半導体装置の製造方法。