JPH0210628B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、プリンタの受信制御装置、特に
MPU（処理装置例えばマイクロプロセツサ）を用
いて各種機構を制御するプリンタにおいて、
MPUによる各種制御を妨げることなく効率良く
高速にデータをメモリに直接転送するデータ受信
を可能とするプリンタの受信制御装置に関するも
のである。

（技術の背景と問題点） 従来、MPUを内蔵したプリンタでは、文字等
のデータを高速に受信するために、プリンタ内に
DMAコントローラ等を設けて、MPUを介さず
にプリンタに対して転送されるデータをプリンタ
内のメモリ（RAM）上に直接書き込むいわゆる
DMA転送が行われている。

該DMA転送に際しては、データバス、アドレ
スバスおよび各種制御線等を専有するため、
DMA転送中MPUはプリンタの各種制御機能、
例えば印字ヘツドの駆動、キヤリツジの移動等を
制御することが出来ない。このため、DMA転送
に長時間あるいは任意な時に繰り返し専有させた
のでは本来最優先に制御しなければならない前記
印字ヘツドの駆動等の制御が実行されなくなり、
印字速度を低下させてしまうという問題点があつ
た。

また、MPUがプリンタの各種機能を制御する
に当つては、例えば、アルフアニユーメリツクの
みの印字を行う如き高速印字モードで運転される
場合と、漢字混り文字の印字を行う如き低速印字
モードで運転される場合となどがあり、当該高速
印字モードの場合に必要な単位時間当りの多くの
MPU制御を行い得るようにするためにDMA転
送時間を固定的に短時間かつ間隔を長くしてしま
つたのでは、高速なデータ受信ができ難くなつて
しまうという問題点もあつた。

（発明の目的と構成） 本発明の目的は、前記問題点を解決することに
あり、プリンタを制御するMPUが各種制御を実
行している稼動率（予め稼動状況を判定しておい
た結果の稼動率）に応じてデータをメモリに直接
転送するための時間間隔を設定することにより、
高速にデータを受信すると共に、効率良く印字す
ることにある。そのため、本発明のプリンタの受
信制御装置は、文字データを受信してメモリに直
接記憶させる転送制御を行う制御装置と、該制御
装置によつてメモリに記憶された文字データを読
み出して所定の印字制御を行う制御装置とを備え
たプリンタの受信制御装置において、 前記処理装置が印字制御を行うためにデータバ
スを使用する状況にもとづいて、当該データバス
を専有する専有率が与えられると共に、 当該与えられた専有率に応じて、前記制御装置
によつてメモリへデータを直接転送する処理が行
われる受信時間と次の同様な受信時間との間隔を
設定するインタフエース制御部を設け、 該インタフエース制御部からの出力に基づいて
データをメモリに転送することを許可するように
した ことを特徴としている。

（発明の実施例） 以下図面に基づいて本発明を詳細に説明する。

第１図は従来のプリンタの受信制御装置例、第
２図は第１図図示従来のプリンタの受信制御装置
例の動作を説明する説明図、第３図は本発明の１
実施例、第４図は第３図図示本発明の１実施例を
説明する説明図を示す。

図中、１はDMAコントローラ、２はMPU（マ
イクロプロセツサ）、３はROM、４はRAM、５
はキヤリツジモータ駆動回路、６キヤリツジモー
タ、７は印字ヘツド駆動回路、８はソレノイドコ
イル、９は紙送りモータ駆動回路、１０は紙送り
モータ、１１はタイマ、１２はインタフエース制
御部、１２−１はフリツプフロツプ（FF）回路、
１２−２はカウンタ、１２−３はコンパレータ、
１２−４はプリセツトカウンタ、１２−５はアン
ド回路を表す。

第１図において、１はDMAコントローラであ
つて、ホストコンピユータ等からの印字要求信号
（DSTB信号）に対して受信準備が完了した信号
（ACK信号）をホストコンピユータに返送し、ホ
ストコンピユータ等から送信された文字等のデー
タを直接RAM４の所定アドレスに書き込ませる
ものである。

プリンタは一般にタイマ１１からの所定時間間
隔毎の割込み信号に基づきROM３に格納された
プログラムに記載された所定の手順に従つてキヤ
リツジモータ駆動回路５を介してキヤリツジモー
タ６を駆動して印字ヘツドを所定速度で移動させ
ながら、印字ヘツド駆動回路７を介してソレノイ
ドコイル８を駆動して、文字等の印字を行つてい
る。そして、改行等の際には紙送りモータ駆動回
路９を介して紙送りモータ１０を駆動して紙送り
を行つている。

このように、MPU２はタイマ１１からの割込
み信号に対応して、キヤリツジの移動、印字ヘツ
ドの駆動あるいは紙送り等の制御を行つており、
該制御に際してはデータバス、アドレスバス等を
専有しており、前記DMAコントローラ１による
データ受信とを同時に実行することは出来ない。
また、前記DMAコントローラ１によるデータ受
信中には前述の制御を行うことが出来ない。

第２図はDMA制御信号波形を示す。

DMAコントローラ１はDMA転送を行うため
に、データバスおよびアドレスバス等を専有する
ための信号（HOLD信号）をMPU２に送出した
場合、MPU２からDMA転送すべき先頭アドレ
ス、転送バイト数等の情報を供給された後、デー
タバス、アドレスバス等の専有を認める信号
（AHOLD信号）の供給を受ける。この状態にお
いて、DMAコントローラ１は前述した外部のホ
ストコンピユータ等から送信されたデータを受信
し、RAM４の前記指示された先頭アドレスから
順次データを直接書き込む。

第２図はデータバスの使用状態を示してあ
り、図中“MPU”状態は前述したMPU２による
キヤリツジ等の移動制御中であることを示し、
“DEAD”状態は例えばMPU２による動作状態
からDMAコントローラ１の動作状態に移行する
ための処理状態を示し、“DMAC”状態はDMA
コントローラ１によるDMA転送状態を示す。

このようにデータバス等は“MPU”、
“DEAD”あるいは“DMAC”状態のいずれかの
状態にあり、重複した状態を保持することは出来
ない。しかも、三者のいずれの状態も所定の処理
を終了しない限り次の状態あるいは同じ状態の他
の処理に移行することが出来ない。

従つて、“MPU”状態によるキヤリツジの移
動、印字ヘツドの駆動等の最優先に処理しなけれ
ばならない処理が多くなつた場合に、例えば固定
的な時間間隔によつて受信データのDMA転送を
行つていたのでは、一時的に印字を停止せざるを
得ない場合が生じるおそれがある。そのため、ど
うしてもDMA転送周期の時間間隔を長く設定し
て受信速度を低下させてしまうという問題点があ
つた。

そこで、本発明では、最優先に処理すべき印字
ヘツドの駆動、キヤリツジの移動等の“MPU”
状態の専有率に応じて“DMAC”状態の生じる
時間間隔を自動的に設定することにより、DMA
転送等によるMPUを介すことなく直接にメモリ
にデータを転送する速度を速くすると共に、
MPUによる印字のための各種制御を効率良く行
うこととしている。以下説明する。

第３図において、図中１ないし１１は第１図図
示のものと同一あるいは等効のものであるので説
明を省略する。

図中１２はインタフエース制御部であつて、本
発明に係るDMA転送を行う時間間隔を、MPU
２による印字ヘツドの駆動等のためのデータバス
等の専有率に応じて所定値に設定するものであ
る。

フリツプフロツプ回路１２−１はホストコンピ
ユータ等からの印字要求信号（DSTB）に基づき
セツトされ、DMA終了信号によつてリセツトさ
れるものである。

カウンタ１２−２はDMA終了信号が入力され
た後、クロツク信号の計数を開始するものであ
り、該計数値がMPU２によつてプリセツトカウ
ンタ１２−４にプリセツトされた計数値（DMA
転送を行う時間間隔）に等しい値になつたことが
コンパレータ１２−３によつて検出されると、
MPU２に所定時間経過したことがアンド回路１
２−５を介してMPU２に通知される。MPU２
は、DMA転送のための前述した所定の処理を行
つた後、DMAコントローラ１に前述した
AHOLD信号を送出する。DMAコントローラ１
がACK信号をホストコンピユータ等に送出する
と、ホストコンピユータ等からはデータが送出さ
れる。該送出されたデータを受信したDMAコン
トローラ１はRAM４の所定アドレスに書き込
む。そしてDMA転送による書込みが終了した場
合には、DMAコントローラ１はDMA終了信号
をフリツプフロツプ回路１２−１およびカウンタ
１２−２に供給して前述した制御を繰り返す。

第４図は第３図図中アンド回路１２−５から
MPU２に送出されるHOLD信号波形および該
HOLD信号波形に応答してMPU２からDMAコ
ントローラ１に送出されるAHOLD信号波形を示
す。

第４図は第２図と同一状態であるので説明
を省略する。

第４図はDMAコントローラ１によるDMA
転送が終了した後に発生されるDMA終了信号波
形を示し、該DMA終了信号がインタフエース制
御部１２に送出された後、少なくとも所定時間Ｔ
経過しないと再度DMAコントローラ１の転送が
開始されない状態を示す。時間ＴはMPU２がプ
リセツトカウンタ１２−４に設定する数値によつ
て可変出来るものである。

（発明の効果） 以上説明した如く、本発明によれば、MPU２
が印字ヘツドを駆動等するに必要なデータバス等
の専有時間に応じてDMAコントローラ等によつ
てデータを直接メモリに記憶させるための時間間
隔を設定するため、データを高速に受信すること
ができると共にMPUによる高速印字が可能とな
る。

【図面の簡単な説明】

第１図は従来のプリンタの受信制御装置例、第
２図は第１図図示従来のプリンタの受信制御装置
例の動作を説明する説明図、第３図は本発明の１
実施例、第４図は第３図図示本発明の１実施例を
説明する説明図を示す。 図中、１はDMAコントローラ、２はMPU（マ
イクロプロセツサ）、３はROM、４はRAM、１
２はインタフエース制御部、１２−１はフリツプ
フロツプ（FF）回路、１２−２はカウンタ、１
２−３はコンパレータ、１２−４はプリセツトカ
ウンタ、１２−５はアンド回路を表す。

Claims (1)

1. 【特許請求の範囲】 １ 文字データを受信してメモリに直接記憶させ
   る転送制御を行う制御装置と、該制御装置によつ
   てメモリに記憶された文字データを読み出して所
   定の印字制御を行う処理装置とを備えたプリンタ
   の受信制御装置において、 前記処理装置が印字制御を行うためにデータバ
   スを使用する状況にもとづいて、当該データバス
   を専有する専有率が与えられると共に、 当該与えられた専有率に応じて、前記制御装置
   によつてメモリへデータを直接転送する処理が行
   われる受信時間と次の同様な受信時間との間隔を
   設定するインタフエース制御部を設け、 該インタフエース制御部からの出力に基づいて
   データをメモリに転送することを許可するように
   した ことを特徴とするプリンタの受信制御装置。