JPH02106095A - 金属膜と絶縁体とインサート部材の接続方法 - Google Patents
金属膜と絶縁体とインサート部材の接続方法Info
- Publication number
- JPH02106095A JPH02106095A JP25839588A JP25839588A JPH02106095A JP H02106095 A JPH02106095 A JP H02106095A JP 25839588 A JP25839588 A JP 25839588A JP 25839588 A JP25839588 A JP 25839588A JP H02106095 A JPH02106095 A JP H02106095A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulator
- insert member
- conductor part
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 24
- 239000012212 insulator Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 20
- 239000002184 metal Substances 0.000 abstract description 9
- 238000005498 polishing Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 238000007733 ion plating Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- HJJVPARKXDDIQD-UHFFFAOYSA-N bromuconazole Chemical compound ClC1=CC(Cl)=CC=C1C1(CN2N=CN=C2)OCC(Br)C1 HJJVPARKXDDIQD-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、導体部と絶縁体とインサート部材とを一体的
に接続する方法に関する。
に接続する方法に関する。
（従来の技術）
従来、例えば回路基板の製法は、予め基板表面にメッキ
により導体部を形成しておき、この回路基板にスルーホ
ールを開け、このスルーホールにピンを圧入してから又
は挿入しかしめてから、半田により、導体部と、回路基
板表面側に露出しているピンの端面とを接続するもので
あった。
により導体部を形成しておき、この回路基板にスルーホ
ールを開け、このスルーホールにピンを圧入してから又
は挿入しかしめてから、半田により、導体部と、回路基
板表面側に露出しているピンの端面とを接続するもので
あった。
しかしながら、この接続方法は半田を用いるので、接続
に手間がかかり、半田を介在させるために回路基板とし
ての信頼性に欠け、基板の材質として耐熱特性が要求さ
れるなどの問題があった。
に手間がかかり、半田を介在させるために回路基板とし
ての信頼性に欠け、基板の材質として耐熱特性が要求さ
れるなどの問題があった。
そこで、この問題を解決するために本出願人は、インサ
ート法によりピンを備えた基板を形成してから、すなわ
ち基板を形成する型内にピンをインサートして、基板の
成形と同時にピンを基板に取付けてから、基板の表面を
メッキして表面を導体部で覆う方法を試みた。
ート法によりピンを備えた基板を形成してから、すなわ
ち基板を形成する型内にピンをインサートして、基板の
成形と同時にピンを基板に取付けてから、基板の表面を
メッキして表面を導体部で覆う方法を試みた。
（発明が解決しようとする課題）
本出願人が行った上記実験例によると、基板の表面側に
露出しているピンの端面は平坦面ではなくて凹凸面とな
っており、特にピンが鍛造により形成したものにあって
は凹凸が著しく、加工時に不純物イオンが凹凸面に拡散
して拡散層を形成しているので、イオンブレーティング
時に、基板やピン端面に対して導体部の付着が良くない
ことがわかった。
露出しているピンの端面は平坦面ではなくて凹凸面とな
っており、特にピンが鍛造により形成したものにあって
は凹凸が著しく、加工時に不純物イオンが凹凸面に拡散
して拡散層を形成しているので、イオンブレーティング
時に、基板やピン端面に対して導体部の付着が良くない
ことがわかった。
本発明の目的は、絶縁体とインサート部材とインサート
部材の端面を覆い絶縁体の表面に付着させる導体部とを
一体化するとともに導体部の付着を良くする接続方法を
提供することにある。
部材の端面を覆い絶縁体の表面に付着させる導体部とを
一体化するとともに導体部の付着を良くする接続方法を
提供することにある。
（課題を解決するための手段）
本発明は、外面にスキン層１１を有する絶縁体１と、導
体又は半導体であるインサート部４４２とを一体に形成
し、上記インサート部材の端面２１が露出している上記
絶縁体の表面を研磨して上記スキン層を除去した後、研
磨された絶縁体表面を乾式メッキ方法でメッキして表面
に導体部３を形成して、この導体部で絶縁体の全部を又
は部分的に覆うと共にインサート部材の端面を覆うもの
である。
体又は半導体であるインサート部４４２とを一体に形成
し、上記インサート部材の端面２１が露出している上記
絶縁体の表面を研磨して上記スキン層を除去した後、研
磨された絶縁体表面を乾式メッキ方法でメッキして表面
に導体部３を形成して、この導体部で絶縁体の全部を又
は部分的に覆うと共にインサート部材の端面を覆うもの
である。
スキン層１１とは、絶縁体１表面にメッキによる導体部
が形成しにくい性質の層をいう。インサート部材には、
例えば回路基板やコネクタの場合のピンが含まれ、また
形状はピン状のほかに板状など種々のものがある。乾式
メッキ方法として、典型的なものとしてイオンブレーテ
ィング、スパッタリング法、真空蒸着法などの薄膜生成
法などを用いる。導体部３は、導体はもちろん半導体を
も含む。
が形成しにくい性質の層をいう。インサート部材には、
例えば回路基板やコネクタの場合のピンが含まれ、また
形状はピン状のほかに板状など種々のものがある。乾式
メッキ方法として、典型的なものとしてイオンブレーテ
ィング、スパッタリング法、真空蒸着法などの薄膜生成
法などを用いる。導体部３は、導体はもちろん半導体を
も含む。
（発明の効果）
以上説明したように本発明によれば、半［［１を介在さ
せることなく、導体部と絶縁体とインサート部材とが同
時に一体的に接続できるから、信頼性が高く、簡易な工
程で接続でき、量産性に適合する。また絶縁体の表面を
研磨することによって、スキン層のみならず、拡散層ま
でも除去できるから導体部の付着が良い。
せることなく、導体部と絶縁体とインサート部材とが同
時に一体的に接続できるから、信頼性が高く、簡易な工
程で接続でき、量産性に適合する。また絶縁体の表面を
研磨することによって、スキン層のみならず、拡散層ま
でも除去できるから導体部の付着が良い。
（実施例）
以下本発明の一実施例として、回路基板を例にとって説
明する。
明する。
インサート部により、第１図に示すように液晶ポリマー
であるベクトラ（商品名）からなる基板１と、金属性の
ピン２とを型により同時に一体的に形成する。この時、
ピン２の端面２１は基板表面に露出しかつ凹凸面となっ
ている。
であるベクトラ（商品名）からなる基板１と、金属性の
ピン２とを型により同時に一体的に形成する。この時、
ピン２の端面２１は基板表面に露出しかつ凹凸面となっ
ている。
ついで、基板１の表面のスキン層１１を剥離するために
、基板表面をスキン層の厚み分だけ研磨する。この研磨
により、ピン２の端面２１も同時に研磨されて、第２図
に示すように基板１表面とピン２の端面とが同−平面を
形成する。そこで、基板１表面をイオンブレーティング
によりメッキして、第３，４図に示すように基板表面全
面に金属膜３を形成する。このとき、ピン２の端面２１
は金属膜３によって覆われる。この結果、基板１とピン
２と金属膜３とが同時に一体化され相互に接続される。
、基板表面をスキン層の厚み分だけ研磨する。この研磨
により、ピン２の端面２１も同時に研磨されて、第２図
に示すように基板１表面とピン２の端面とが同−平面を
形成する。そこで、基板１表面をイオンブレーティング
によりメッキして、第３，４図に示すように基板表面全
面に金属膜３を形成する。このとき、ピン２の端面２１
は金属膜３によって覆われる。この結果、基板１とピン
２と金属膜３とが同時に一体化され相互に接続される。
その後、基板ｌ上の金属膜３をレジスト４で回路予定部
分のみ保護してから、エツチング液で金属膜を除去して
、回路部４を有する基板を形成する（第５，６図）。
分のみ保護してから、エツチング液で金属膜を除去して
、回路部４を有する基板を形成する（第５，６図）。
第１図はピンを備えた基板の断面図、
第２図は表面が研磨された基板の断面図、第３図は第４
図ｍ−ｍ線断面図、 第４図は基板とピンと金属膜との接続状態を示す平面図
、 第５図は第６図Ｖ−ｖ線断面図、 第６図は完成された回路基板の平面図である。。 １・・・絶縁体（基板）、 １１・・・スキン層、 ２・・・インサート部材（ピン）、 ３・・・導体部（金属膜）。 以 上
図ｍ−ｍ線断面図、 第４図は基板とピンと金属膜との接続状態を示す平面図
、 第５図は第６図Ｖ−ｖ線断面図、 第６図は完成された回路基板の平面図である。。 １・・・絶縁体（基板）、 １１・・・スキン層、 ２・・・インサート部材（ピン）、 ３・・・導体部（金属膜）。 以 上
Claims (1)
- 外面にスキン層を有する絶縁体と、導体又は半導体であ
るインサート部材とを一体に形成し、上記インサート部
材の端面が露出している上記絶縁体の表面を研磨して上
記スキン層を除去した後、研磨された絶縁体表面を乾式
メッキ方法でメッキして表面に導体部を形成することを
特徴とする導体部と絶縁体とインサート部材の接続方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258395A JP2687149B2 (ja) | 1988-10-15 | 1988-10-15 | 金属膜と絶縁体とインサート部材の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258395A JP2687149B2 (ja) | 1988-10-15 | 1988-10-15 | 金属膜と絶縁体とインサート部材の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106095A true JPH02106095A (ja) | 1990-04-18 |
| JP2687149B2 JP2687149B2 (ja) | 1997-12-08 |
Family
ID=17319642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258395A Expired - Lifetime JP2687149B2 (ja) | 1988-10-15 | 1988-10-15 | 金属膜と絶縁体とインサート部材の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687149B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012785B2 (en) | 2011-04-13 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Flexible multilayer substrate |
| WO2021125164A1 (ja) * | 2019-12-17 | 2021-06-24 | Ｊｏｈｎａｎ株式会社 | 気密コネクタおよびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61257488A (ja) * | 1985-05-10 | 1986-11-14 | Mitsubishi Shindo Kk | 金属めつき板材および形材の製造法 |
-
1988
- 1988-10-15 JP JP63258395A patent/JP2687149B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61257488A (ja) * | 1985-05-10 | 1986-11-14 | Mitsubishi Shindo Kk | 金属めつき板材および形材の製造法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012785B2 (en) | 2011-04-13 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Flexible multilayer substrate |
| WO2021125164A1 (ja) * | 2019-12-17 | 2021-06-24 | Ｊｏｈｎａｎ株式会社 | 気密コネクタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2687149B2 (ja) | 1997-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4944908A (en) | Method for forming a molded plastic article | |
| US4689103A (en) | Method of manufacturing injection molded printed circuit boards in a common planar array | |
| JP2548939B2 (ja) | Ｉｃカード用リードフレーム | |
| JPH02106095A (ja) | 金属膜と絶縁体とインサート部材の接続方法 | |
| JP2000036649A (ja) | 電子技術デバイスの製造方法及び電気技術装置 | |
| US3641401A (en) | Leadless ceramic package for integrated circuits | |
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JP2504141B2 (ja) | リ―ドフレ―ムの製造方法 | |
| KR19980081303A (ko) | 수지 성형 전자부품 및 그 제조방법 | |
| JP2687148B2 (ja) | 回路基板及びその製法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPS6035543A (ja) | 半導体装置の製造方法 | |
| JPH0220046A (ja) | ホウロウ基板及びその製造方法 | |
| JPH0427148A (ja) | 半導体装置用リードフレーム | |
| JPS582822A (ja) | 液晶表示素子の製造方法 | |
| US6500528B1 (en) | Enhancements in sheet processing and lead formation | |
| JPH05335712A (ja) | プリント配線板のスルーホールおよびその形成方法 | |
| JPH04116891A (ja) | 配線基板におけるヴィアの形成方法 | |
| JPS6425427A (en) | Connection of semiconductor element | |
| JPH01243495A (ja) | 回路板の製造方法 | |
| JPH02207501A (ja) | 電子部品における電極膜の形成方法 | |
| JPH04158596A (ja) | 電子部品実装方法 | |
| JPS61234062A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| JPS62149160A (ja) | 半導体装置の製造方法 | |
| JPH07326830A (ja) | 表面実装部品及びその製造方法 |