JP2687148B2 - 回路基板及びその製法 - Google Patents
回路基板及びその製法Info
- Publication number
- JP2687148B2 JP2687148B2 JP63258394A JP25839488A JP2687148B2 JP 2687148 B2 JP2687148 B2 JP 2687148B2 JP 63258394 A JP63258394 A JP 63258394A JP 25839488 A JP25839488 A JP 25839488A JP 2687148 B2 JP2687148 B2 JP 2687148B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit
- circuit portion
- resist
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、回路基板及びその製法に関する。
（従来の技術） 従来、例えば回路基板の製法は、予め基板表面にメッ
キにより回路部を形成しておき、この回路基板にスルー
ホールを開け、このスルーホールにピンを圧入してから
又は挿入しかしめてから、半田により、導体部と、回路
基板表面側に露出しているピンの端部とを接続するもの
であった。
キにより回路部を形成しておき、この回路基板にスルー
ホールを開け、このスルーホールにピンを圧入してから
又は挿入しかしめてから、半田により、導体部と、回路
基板表面側に露出しているピンの端部とを接続するもの
であった。
しかしながら、この接続方法は半田を用いるので、接
続に手間がかかり、半田を介在させるために回路基板と
しての信頼性に欠け、基板の材質として耐熱特性が要求
されるなどの問題があった。
続に手間がかかり、半田を介在させるために回路基板と
しての信頼性に欠け、基板の材質として耐熱特性が要求
されるなどの問題があった。
そこで、この問題を解決するために本出願人は、イン
サート法によりピンを備えた合成樹脂性の基板を形成し
てから、すなわち基板を形成する型内にピンをインサー
トして、第６図に示すように基板11の成形と同時にピン
12を基板に取付ける。型から取出した基板の表面をメッ
キして表面を金属膜13で覆い、その後、第7,8図に示す
ように、最終的に回路部となる回路予定部分13aのみを
レジスト14で保護する。そこで、エッチングにより回路
予定部分13a以外の部分の金属膜を除去し、その後エッ
チングでレジスト14を除去して基板上に回路部13a（回
路予定部分と同一符号を使用）（第９図）を形成する方
法を試みた。
サート法によりピンを備えた合成樹脂性の基板を形成し
てから、すなわち基板を形成する型内にピンをインサー
トして、第６図に示すように基板11の成形と同時にピン
12を基板に取付ける。型から取出した基板の表面をメッ
キして表面を金属膜13で覆い、その後、第7,8図に示す
ように、最終的に回路部となる回路予定部分13aのみを
レジスト14で保護する。そこで、エッチングにより回路
予定部分13a以外の部分の金属膜を除去し、その後エッ
チングでレジスト14を除去して基板上に回路部13a（回
路予定部分と同一符号を使用）（第９図）を形成する方
法を試みた。
（発明が解決しようとする課題） ところで、本出願人が行った実験例によると、基板11
上のレジスト14で覆われた回路予定部分13aのうち、ピ
ン12の端面121に位置している平面円形状の端部131aの
広さが、このピン端面121に対応し、さらに合成樹脂性
基板11と金属性ピン12との収縮率の相違により、このピ
ン12の上端面121の外周とこの基板11との間に隙間11aが
発生しているために、エッチング液で回路予定部分13a
を被覆しているレジストを除去する工程で、このエッチ
ング液が第7,8図に示すように隙間11aに残留し、この残
留液は基板を洗浄した際でもなかなか取除くことができ
ない。もし、この残留液をそのままにしておくと、回路
部13aを腐食させ、経時的にこの回路部の切断が起き
て、製品の信頼性を欠く問題に発展する。
上のレジスト14で覆われた回路予定部分13aのうち、ピ
ン12の端面121に位置している平面円形状の端部131aの
広さが、このピン端面121に対応し、さらに合成樹脂性
基板11と金属性ピン12との収縮率の相違により、このピ
ン12の上端面121の外周とこの基板11との間に隙間11aが
発生しているために、エッチング液で回路予定部分13a
を被覆しているレジストを除去する工程で、このエッチ
ング液が第7,8図に示すように隙間11aに残留し、この残
留液は基板を洗浄した際でもなかなか取除くことができ
ない。もし、この残留液をそのままにしておくと、回路
部13aを腐食させ、経時的にこの回路部の切断が起き
て、製品の信頼性を欠く問題に発展する。
本発明の目的は、上記のようなエッチング液が残留す
る問題が生じない回路基板及びこの回路基板を製造する
方法を提供することにある。
る問題が生じない回路基板及びこの回路基板を製造する
方法を提供することにある。
（課題を解決するための手段） 本発明の回路基板の特徴は、金属性のピンを一体に設
けて成形してある合成樹脂性の基板には、上記ピンの端
面がこの基板の表面に露出した状態であり、この基板表
面には、上記ピン端面が電気的に導通している回路部を
形成してあり、この回路部は上記ピンの露出端面をこの
端面外周を全周方向に越えて覆っているところにある。
けて成形してある合成樹脂性の基板には、上記ピンの端
面がこの基板の表面に露出した状態であり、この基板表
面には、上記ピン端面が電気的に導通している回路部を
形成してあり、この回路部は上記ピンの露出端面をこの
端面外周を全周方向に越えて覆っているところにある。
本発明の回路基板の製法の特徴は、インサート法によ
り金属性のピンを一体に取付けた状態で合成樹脂性の基
板を成形し、上記ピンの端面が露出している上記基板表
面の全面をメッキにより金属膜で被覆し、上記金属膜の
回路予定部分をレジストで保護し、このレジストで保護
される上記回路予定部分は上記ピンの露出端面をこの端
面外周を全周に向けて越えて被覆されたものであり、そ
の後上記回路予定部分以外の金属膜をエッチングにより
除去し、さらに上記レジストを除去して回路部を形成す
るところにある。
り金属性のピンを一体に取付けた状態で合成樹脂性の基
板を成形し、上記ピンの端面が露出している上記基板表
面の全面をメッキにより金属膜で被覆し、上記金属膜の
回路予定部分をレジストで保護し、このレジストで保護
される上記回路予定部分は上記ピンの露出端面をこの端
面外周を全周に向けて越えて被覆されたものであり、そ
の後上記回路予定部分以外の金属膜をエッチングにより
除去し、さらに上記レジストを除去して回路部を形成す
るところにある。
回路部は単一又は複数の層からなり、導体からなるも
のと半導体からなるものとの双方を含む。
のと半導体からなるものとの双方を含む。
（発明の効果） 以上説明したように本発明によれば、半田を介在させ
ることなく、基板とピンと回路部とが一体的に接続でき
るから、信頼性が高く、簡易な工程で接続でき、量産性
に適合する。回路予定部分がピンの露出端面を、この端
面外周を全周方向に向けて越えて覆っているために、エ
ッチング液がピンの露出端面側の端部に残留して回路部
の腐食するという問題が生じない。
ることなく、基板とピンと回路部とが一体的に接続でき
るから、信頼性が高く、簡易な工程で接続でき、量産性
に適合する。回路予定部分がピンの露出端面を、この端
面外周を全周方向に向けて越えて覆っているために、エ
ッチング液がピンの露出端面側の端部に残留して回路部
の腐食するという問題が生じない。
（実施例） 以下本発明の一実施例を説明する。
実施例１ インサート法により、第３図に示すように合成樹脂性
基板１と、金属性のピン２とを型により同時に一体的に
形成してから、基板１表面をイオンプレーティングによ
りメッキして、基板表面全面に金属膜３を形成する。こ
のとき、ピン２の端面21は金属膜３によって覆われる。
この結果、基板１とピン２と金属膜３とが同時に一体化
され相互に接続される。
基板１と、金属性のピン２とを型により同時に一体的に
形成してから、基板１表面をイオンプレーティングによ
りメッキして、基板表面全面に金属膜３を形成する。こ
のとき、ピン２の端面21は金属膜３によって覆われる。
この結果、基板１とピン２と金属膜３とが同時に一体化
され相互に接続される。
その後、第4,5図に示すように基板１の金属膜３の表
面の内、回路予定部分3aのみの表面をレジスト４で保護
する。この時、レジスト４で被服、保護される回路予定
部分3aは金属膜３の内、最終的に回路部となもので、こ
の回路予定部分3aはピン２の端部21の端面外周を全周方
向に向けて越えて被覆されて保護される。その後、基板
１上のこの回路予定部分3a以外の金属膜３をエッチング
液によって除去し、さらにレジスト４をエッチング液に
よって除去すると、回路予定部分3aの金属膜は回路部と
なる。このようにして、回路部3a（回路予定部分の3aと
同一符号）を有する基板を形成する（第1,2図）。この
ように、エッチング液によって回路予定部分3a以外の金
属膜３及びレジスト４を除去する工程において、この回
路予定部分3aがピン２の端面21を端面の外周を全周方向
に向けて越えて覆っているので、ピン２の端面21の外周
に発生する間隙内へのエッチング液の浸入が防止され
る。
面の内、回路予定部分3aのみの表面をレジスト４で保護
する。この時、レジスト４で被服、保護される回路予定
部分3aは金属膜３の内、最終的に回路部となもので、こ
の回路予定部分3aはピン２の端部21の端面外周を全周方
向に向けて越えて被覆されて保護される。その後、基板
１上のこの回路予定部分3a以外の金属膜３をエッチング
液によって除去し、さらにレジスト４をエッチング液に
よって除去すると、回路予定部分3aの金属膜は回路部と
なる。このようにして、回路部3a（回路予定部分の3aと
同一符号）を有する基板を形成する（第1,2図）。この
ように、エッチング液によって回路予定部分3a以外の金
属膜３及びレジスト４を除去する工程において、この回
路予定部分3aがピン２の端面21を端面の外周を全周方向
に向けて越えて覆っているので、ピン２の端面21の外周
に発生する間隙内へのエッチング液の浸入が防止され
る。
実施例２ 回路部を多層化する場合には、基板上を覆う金属膜
を、回路予定部分を残してレジストで保護してから、さ
らにメッキをして、その後レジストを除去し、さらに回
路予定部分のみをレジストで保護して金属膜を除去し、
最終的には回路予定部分上のレジストを取り除く。
を、回路予定部分を残してレジストで保護してから、さ
らにメッキをして、その後レジストを除去し、さらに回
路予定部分のみをレジストで保護して金属膜を除去し、
最終的には回路予定部分上のレジストを取り除く。
第１図は回路基板の要部の拡大断面図、 第２図は第１図の平面図、 第３図は表面を金属膜で覆った状態を示す基板の断面
図、 第４図は回路予定部分をレジストで覆っている状態を基
板の平面図 第５図は第４図Ｖ−Ｖ線拡大断面図、 第６図は実験例における基板の断面図、 第７図は第８図VII−VII線断面図、 第８図は実験例における回路予定部分をレジストで保護
している状態を示す基板の拡大平面図、 第９図は実験例の回路基板の断面図である。 １……基板 ２……ピン 21……ピン端面 ３……金属膜 3a……回路部，（最終的に回路部となる回路予定部分） ４……レジスト
図、 第４図は回路予定部分をレジストで覆っている状態を基
板の平面図 第５図は第４図Ｖ−Ｖ線拡大断面図、 第６図は実験例における基板の断面図、 第７図は第８図VII−VII線断面図、 第８図は実験例における回路予定部分をレジストで保護
している状態を示す基板の拡大平面図、 第９図は実験例の回路基板の断面図である。 １……基板 ２……ピン 21……ピン端面 ３……金属膜 3a……回路部，（最終的に回路部となる回路予定部分） ４……レジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/20 Ｈ０１Ｌ 23/12 Ｐ
Claims (2)
- 【請求項１】金属性のピンを一体に設けて成形してある
合成樹脂性の基板には、上記ピンの端面がこの基板の表
面に露出した状態であり、この基板表面には、上記ピン
端面が電気的に導通している回路部を形成してあり、こ
の回路部は上記ピンの露出端面をこの端面外周を全周方
向に越えて覆っている ことを特徴とする回路基板。 - 【請求項２】インサート法により金属性のピンを一体に
取付けた状態で合成樹脂性の基板を成形し、上記ピンの
端面が露出している上記基板表面の全面をメッキにより
金属膜で被覆し、上記金属膜の回路予定部分をレジスト
で保護し、このレジストで保護される上記回路予定部分
は上記ピンの露出端面をこの端面外周を全周方向に向け
て越えて被覆されたものであり、その後上記回路予定部
分以外の金属膜をエッチングにより除去し、さらに上記
レジストを除去して回路部を形成する ことを特徴とする回路基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258394A JP2687148B2 (ja) | 1988-10-15 | 1988-10-15 | 回路基板及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258394A JP2687148B2 (ja) | 1988-10-15 | 1988-10-15 | 回路基板及びその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106094A JPH02106094A (ja) | 1990-04-18 |
| JP2687148B2 true JP2687148B2 (ja) | 1997-12-08 |
Family
ID=17319629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258394A Expired - Lifetime JP2687148B2 (ja) | 1988-10-15 | 1988-10-15 | 回路基板及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687148B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5542175A (en) * | 1994-12-20 | 1996-08-06 | International Business Machines Corporation | Method of laminating and circuitizing substrates having openings therein |
| JP6989824B2 (ja) * | 2018-03-29 | 2022-01-12 | 株式会社アテックス | 端子、端子を備えたパワーモジュール用射出成形体、及びその製造方法 |
| JP2020155516A (ja) * | 2019-03-19 | 2020-09-24 | オムロン株式会社 | 電子モジュール、電子装置およびそれらの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158673A (en) * | 1974-11-20 | 1976-05-22 | Fujitsu Ltd | Purintohaisenbanno seizohoho |
| JPS57104564U (ja) * | 1980-12-19 | 1982-06-28 |
-
1988
- 1988-10-15 JP JP63258394A patent/JP2687148B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02106094A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5859471A (en) | Semiconductor device having tab tape lead frame with reinforced outer leads | |
| US6043966A (en) | Printed circuit board assembly having an integrated fusible link | |
| US4944908A (en) | Method for forming a molded plastic article | |
| US5550402A (en) | Electronic module of extra-thin construction | |
| US5480841A (en) | Process of multilayer conductor chip packaging | |
| JP2824275B2 (ja) | 電子チップカードの作製方法 | |
| US4867839A (en) | Process for forming a circuit substrate | |
| JPH04230984A (ja) | コネクタ及びコネクタの製造方法 | |
| US5250470A (en) | Method for manufacturing a semiconductor device with corrosion resistant leads | |
| EP0445759A1 (en) | Multilayer structures with layer interconnection | |
| US5358826A (en) | Method of fabricating metallized chip carries from wafer-shaped substrates | |
| WO1998043289A1 (en) | Semiconductor device, film carrier tape, and method for manufacturing them | |
| US5013397A (en) | Printed circuit board and method of preparing same | |
| US4969257A (en) | Transfer sheet and process for making a circuit substrate | |
| KR100240916B1 (ko) | 회로 기판 및 그 형성 방법 | |
| JP2687148B2 (ja) | 回路基板及びその製法 | |
| US5167723A (en) | Thermocouple with overlapped dissimilar conductors | |
| JPH10247715A (ja) | 半導体装置及びその製造方法 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JPH06112633A (ja) | 回路用基板 | |
| JPS5848492A (ja) | フレキシブル印刷配線板とそのハンダ接続方法 | |
| JPH08330709A (ja) | 回路形成用転写シートおよび転写シートを用いる回路基板の製造方法 | |
| JP3704651B2 (ja) | プリント配線板及びその製造方法 | |
| US20210210419A1 (en) | Quad Flat No-Lead Package with Wettable Flanges | |
| JP2572071B2 (ja) | 転写シ−トを用いる回路基板の製造方法 |