JPH02105905A - インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路 - Google Patents
インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路Info
- Publication number
- JPH02105905A JPH02105905A JP25854588A JP25854588A JPH02105905A JP H02105905 A JPH02105905 A JP H02105905A JP 25854588 A JP25854588 A JP 25854588A JP 25854588 A JP25854588 A JP 25854588A JP H02105905 A JPH02105905 A JP H02105905A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- deviation direction
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
- Control Of Position Or Direction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ａ、 産業上の利用分野
本発明はインクリメンタルエンコーダを使用シた位置決
めシステムにおける偏差方向判別回路に関する。
めシステムにおける偏差方向判別回路に関する。
インクリメンタルエンコーダを使用した位置決めシステ
ムにおいては、位置センサであるインクリメンタルエン
コーダからのパルスを計数することにより位置を検出し
、その計数値が位置決め設定値に等しくなるようにステ
ンピングモータ等を制御する。
ムにおいては、位置センサであるインクリメンタルエン
コーダからのパルスを計数することにより位置を検出し
、その計数値が位置決め設定値に等しくなるようにステ
ンピングモータ等を制御する。
このために、現在位置に対応する上記計数値と位置決め
設定値の差の正負に対応する偏差方向判別信号を発生す
る偏差方向判別回路が使用される。
設定値の差の正負に対応する偏差方向判別信号を発生す
る偏差方向判別回路が使用される。
上記偏差方向判別信号は設定位置に到達した時の位置の
安定化のために、偏差が正値から負値に変化する時と負
債から正値に変化する時に目標位置を中心として１パル
ス分のヒステリシスを持つ必要がある。
安定化のために、偏差が正値から負値に変化する時と負
債から正値に変化する時に目標位置を中心として１パル
ス分のヒステリシスを持つ必要がある。
第４図は、検出位置信号ａが設定位置信号ａ０を通過す
る時の、偏差方向判別信号のヒステリシス特性を示すタ
イムチャートである。検出位置信号ａが増加しなからａ
、を通過する時はタイムチャートｄ＋となり、減少しな
からａ、を通過する時はタイムチャートｄ−となる。
る時の、偏差方向判別信号のヒステリシス特性を示すタ
イムチャートである。検出位置信号ａが増加しなからａ
、を通過する時はタイムチャートｄ＋となり、減少しな
からａ、を通過する時はタイムチャートｄ−となる。
ｂ、 従来の技術
第５図は従来技術による偏差方向判別回路の一例の回路
図である。
図である。
デジタル計数回路Ｃがインクリメンタルエンコーダから
パルス信号Ｅを計数し、その計数値と位置決め信号Ｐの
差に対応するデジタル差信号Ｄｄを発生する。該デジタ
ル差信号Ｄｄをデジタル／アナログ変換回路Ｄ／Ａを用
いてアナログ差信号Ｄａに変換する。該アナログ差信号
Ｄａの正負をヒステリシス特性を有する比較回路ＣＯＭ
Ｐで判別する。アナログ差信号Ｄａが第６図に示すよう
に位置決め設定値に対する偏差に対して階段波形であり
、比較回路ＣＯＭＰのしきい値がｐ、ｑである時、比較
回路ＣＯＭＰの出力は第７図に示すようにヒステリシス
特性を有する偏差方向判別回路となる。
パルス信号Ｅを計数し、その計数値と位置決め信号Ｐの
差に対応するデジタル差信号Ｄｄを発生する。該デジタ
ル差信号Ｄｄをデジタル／アナログ変換回路Ｄ／Ａを用
いてアナログ差信号Ｄａに変換する。該アナログ差信号
Ｄａの正負をヒステリシス特性を有する比較回路ＣＯＭ
Ｐで判別する。アナログ差信号Ｄａが第６図に示すよう
に位置決め設定値に対する偏差に対して階段波形であり
、比較回路ＣＯＭＰのしきい値がｐ、ｑである時、比較
回路ＣＯＭＰの出力は第７図に示すようにヒステリシス
特性を有する偏差方向判別回路となる。
Ｃ０発明が解決しようとする課題
従来技術による時、デジタル／アナログ変換回路Ｄ／Ａ
と比較回路ＣＯＭＰの中間の演算増幅器ＯＰのオフセ
ット電圧のずれ、ノイズ等による誤動作があり、ヒステ
リシスの幅を正確に±ｌ ＬＳＢに合わせることが困難
であった。ここにおいてＬＳＢ とは、上記計数回路の
最下位のビットを意味する。
と比較回路ＣＯＭＰの中間の演算増幅器ＯＰのオフセ
ット電圧のずれ、ノイズ等による誤動作があり、ヒステ
リシスの幅を正確に±ｌ ＬＳＢに合わせることが困難
であった。ここにおいてＬＳＢ とは、上記計数回路の
最下位のビットを意味する。
本発明は、アナログ回路を用いることなく、上記計数回
路の出力から偏差方向判別信号を直接に得ることができ
る偏差方向判別回路を提案することを課題とする。
路の出力から偏差方向判別信号を直接に得ることができ
る偏差方向判別回路を提案することを課題とする。
ｄ、 課題を解決するための手段
上記課題は、インクリメンタルエンコーダからのエンコ
ーダパルスを計数し、その計数値と設定位置に対応する
位置指令信号の差に対応する差信号を発生するデジタル
計数回路の出力から、偏差の正負に対応する信号であっ
て、偏差が正値から負債に変化する時と負値から正値に
変化する時に目標位置を中心としてｌパルス分のヒステ
リシスを有する信号である偏差方向判別信号を発生する
偏差方向判別回路において、上記デジタル計数回路の出
力のＭＳＢ信号とデジタル計数回路の出力がゼロである
ことを示すＺ信号を２入力とし、デジタル計数回路の出
力がゼロから１に変化する時にステートが変化するゲー
ト回路と、ＭＳＢ信号と該ゲート回路の出力信号または
その反転信号をＲ入力信号、Ｓ入力信号とする９５７９
７１７０７１回路を備え、９５７９７１７０７１回路の
出力を偏差方向判別信号とすることを特徴とする、イン
クリメンタルエンコーダを使用した位置決めシステムに
おける偏差方向判別回路によって解決された。
ーダパルスを計数し、その計数値と設定位置に対応する
位置指令信号の差に対応する差信号を発生するデジタル
計数回路の出力から、偏差の正負に対応する信号であっ
て、偏差が正値から負債に変化する時と負値から正値に
変化する時に目標位置を中心としてｌパルス分のヒステ
リシスを有する信号である偏差方向判別信号を発生する
偏差方向判別回路において、上記デジタル計数回路の出
力のＭＳＢ信号とデジタル計数回路の出力がゼロである
ことを示すＺ信号を２入力とし、デジタル計数回路の出
力がゼロから１に変化する時にステートが変化するゲー
ト回路と、ＭＳＢ信号と該ゲート回路の出力信号または
その反転信号をＲ入力信号、Ｓ入力信号とする９５７９
７１７０７１回路を備え、９５７９７１７０７１回路の
出力を偏差方向判別信号とすることを特徴とする、イン
クリメンタルエンコーダを使用した位置決めシステムに
おける偏差方向判別回路によって解決された。
ｅ、 作用
Ｎ−１まで計数できるデジタル計数回路は、計数値がト
ｌから０に変化する時に、最上位のビット（！４ＳＢ）
信号のステートが変化する。
ｌから０に変化する時に、最上位のビット（！４ＳＢ）
信号のステートが変化する。
またデジタル計数回路の出力がゼロであることを示すゼ
ロ（Ｚ）信号は、計数値が０の時にのみステートが変化
する。したがって、計数値がＮ−１からＯに変化する時
と、Ｏから１に変化する時にステートが変化する。
ロ（Ｚ）信号は、計数値が０の時にのみステートが変化
する。したがって、計数値がＮ−１からＯに変化する時
と、Ｏから１に変化する時にステートが変化する。
これ故、ＭＳＢ信号とＺ信号を＾ＮＤゲー）、ＮＡＮＤ
ゲート等のゲート回路の２入力とすることにより、デジ
タル計数回路の出力がＯから１に変化する時にのみステ
ートが変化する信号を作ることができる。
ゲート等のゲート回路の２入力とすることにより、デジ
タル計数回路の出力がＯから１に変化する時にのみステ
ートが変化する信号を作ることができる。
このゲート回路の出力信号またはその反転信号と、ＭＳ
Ｂ信号またはその反転信号を適宜組合わせてＲ信号、Ｓ
信号とした９５７９７１７０７１回路は、デジタル計数
回路の出力がＮ−１からＯに変化する時はステートが変
化せず、０から１に変化する時にステートが変化し、逆
に１から０に変化する時はステートが変化せず、０から
Ｎ−１に変化する時ステートが変化するヒステリシス特
性を有する。
Ｂ信号またはその反転信号を適宜組合わせてＲ信号、Ｓ
信号とした９５７９７１７０７１回路は、デジタル計数
回路の出力がＮ−１からＯに変化する時はステートが変
化せず、０から１に変化する時にステートが変化し、逆
に１から０に変化する時はステートが変化せず、０から
Ｎ−１に変化する時ステートが変化するヒステリシス特
性を有する。
！、実施例
第１図は本発明に係る偏差方向判別回路の好ましい実施
例の回路図であり、第２図は第１図の主要点における信
号のタイムチャート、第３図は第１図のＩｔｓフリップ
フロップ回路の真理値を表わす図である。
例の回路図であり、第２図は第１図の主要点における信
号のタイムチャート、第３図は第１図のＩｔｓフリップ
フロップ回路の真理値を表わす図である。
インクリメンタルエンコーダ（図示せず）からの信号ａ
はデジタル計数回路ＤＣにおいて計数され、設定位置に
対応する信号ａ、との差がデジタル出力端子（ＭＳＢ・
−・・・−・−ＬＳＢ）に出力される。ここにおいてＭ
ＳＢは出力の最上位のビット信号、 ＬＳＢは出力の最
下位のビット信号を表わす。
はデジタル計数回路ＤＣにおいて計数され、設定位置に
対応する信号ａ、との差がデジタル出力端子（ＭＳＢ・
−・・・−・−ＬＳＢ）に出力される。ここにおいてＭ
ＳＢは出力の最上位のビット信号、 ＬＳＢは出力の最
下位のビット信号を表わす。
該デジタル計数回路ＤＣは、上記デジタル出力以外に、
該出力が０であることを表わすゼロ信号を発生する。
該出力が０であることを表わすゼロ信号を発生する。
デジタル計数回路ＤＣの出力がＮ−１から０に変化する
時に、ＭＳＢ信号すがＬＯＷからＨＩＧＨに変化し、上
記出力が０の時にのみＺ信号ＣがＬＯ−になる場合、Ｍ
ＳＢ信号すとＺ信号Ｃを２入力とするＮＡＮＤゲート回
路の出力はデジタル計数回路ＤＣの出力が０から１に変
化する時にＨＩＧＩ＋からＬＯ−に変化する。
時に、ＭＳＢ信号すがＬＯＷからＨＩＧＨに変化し、上
記出力が０の時にのみＺ信号ＣがＬＯ−になる場合、Ｍ
ＳＢ信号すとＺ信号Ｃを２入力とするＮＡＮＤゲート回
路の出力はデジタル計数回路ＤＣの出力が０から１に変
化する時にＨＩＧＩ＋からＬＯ−に変化する。
またＭＳＢ信号すとＮＡＮＤゲート回路の出力ｄをＲ入
力信号、Ｓ入力信号とするＲＳフリップフロップ回路Ｆ
Ｆの出力ｅは、ヒステリシス特性を有する。
力信号、Ｓ入力信号とするＲＳフリップフロップ回路Ｆ
Ｆの出力ｅは、ヒステリシス特性を有する。
なおＲ５２９７１７０７１回路は、Ｓ入力端子とＲ入力
端子が共にＩＩＩＧＨ（１’）の時は出力が変化しない
、また、Ｓ入力端子がＬｏｓｌ（０） 、 Ｒ入力端子
がＨＩＧＨ（１）の時、出力はＨＩＧＨ（１）となり、
Ｓ入力端子がＨＩＧ）Ｉ（１）、Ｒ入力端子がＬＯＷ（
０）の時、出力はＬＯＷ（０）になる。
端子が共にＩＩＩＧＨ（１’）の時は出力が変化しない
、また、Ｓ入力端子がＬｏｓｌ（０） 、 Ｒ入力端子
がＨＩＧＨ（１）の時、出力はＨＩＧＨ（１）となり、
Ｓ入力端子がＨＩＧ）Ｉ（１）、Ｒ入力端子がＬＯＷ（
０）の時、出力はＬＯＷ（０）になる。
ｇ、 発明の効果
（ｉ）デジタル回路とアナログ回路を組合わせる必要が
ないので、調整工数が減少し、製造コストが低減する。
ないので、調整工数が減少し、製造コストが低減する。
（ｉｉ）オペレーションアンプのオフセット変化による
誤動作が無くなる。
誤動作が無くなる。
第１図は本発明に係る偏差方向判別回路の好ましい実施
例の回路図であり、第２図は第１図の主要点における信
号のタイムチャート、第３図は第１図のＲ５２９７１７
０７１回路の真理値を表わす図、第４図は偏差方向判別
信号のタイムチャート、第５図は従来技術による偏差方
向判別回路の一例の回路図、第６図は第５図のＤ／Ａ変
換回路の出力信号の波形図、第７図は第５図の比較回路
のヒステリシス特性を示す波形図である。 ＤＣ・・・デジタル計数回路、 ＮＡＮＤ・・・ＮＡＮＤゲート、 ＦＦ・・・フリップフロップ回路。
例の回路図であり、第２図は第１図の主要点における信
号のタイムチャート、第３図は第１図のＲ５２９７１７
０７１回路の真理値を表わす図、第４図は偏差方向判別
信号のタイムチャート、第５図は従来技術による偏差方
向判別回路の一例の回路図、第６図は第５図のＤ／Ａ変
換回路の出力信号の波形図、第７図は第５図の比較回路
のヒステリシス特性を示す波形図である。 ＤＣ・・・デジタル計数回路、 ＮＡＮＤ・・・ＮＡＮＤゲート、 ＦＦ・・・フリップフロップ回路。
Claims (1)
- インクリメンタルエンコーダからのエンコーダパルスを
計数し、その計数値と設定位置に対応する位置指令信号
の差に対応する差信号を発生するデジタル計数回路の出
力から、偏差の正負に対応する信号であって、偏差が正
値から負値に変化する時と負値から正値に変化する時に
目標位置を中心として１パルス分のヒステリシスを有す
る信号である偏差方向判別信号を発生する偏差方向判別
回路において、上記デジタル計数回路の出力のＭＳＢ信
号とデジタル計数回路の出力がゼロであることを示すＺ
信号を２入力とし、デジタル計数回路の出力がゼロから
１に変化する時にステートが変化するゲート回路と、Ｍ
ＳＢ信号と該ゲート回路の出力信号またはその反転信号
をＲ入力信号、Ｓ入力信号とするＲＳフリップフロップ
回路を備え、ＲＳフリップフロップ回路の出力を偏差方
向判別信号とすることを特徴とする、インクリメンタル
エンコーダを使用した位置決めシステムにおける偏差方
向判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258545A JP2775101B2 (ja) | 1988-10-14 | 1988-10-14 | インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258545A JP2775101B2 (ja) | 1988-10-14 | 1988-10-14 | インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105905A true JPH02105905A (ja) | 1990-04-18 |
| JP2775101B2 JP2775101B2 (ja) | 1998-07-16 |
Family
ID=17321718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258545A Expired - Fee Related JP2775101B2 (ja) | 1988-10-14 | 1988-10-14 | インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775101B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698864A (en) * | 1982-04-13 | 1997-12-16 | Seiko Epson Corporation | Method of manufacturing a liquid crystal device having field effect transistors |
| US6294796B1 (en) | 1982-04-13 | 2001-09-25 | Seiko Epson Corporation | Thin film transistors and active matrices including same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6093310A (ja) * | 1983-10-28 | 1985-05-25 | Toshiba Corp | 座標入力装置 |
| JPS61289409A (ja) * | 1985-06-18 | 1986-12-19 | Mitsubishi Electric Corp | 位置決め制御装置 |
| JPS6367819U (ja) * | 1986-10-20 | 1988-05-07 |
-
1988
- 1988-10-14 JP JP63258545A patent/JP2775101B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6093310A (ja) * | 1983-10-28 | 1985-05-25 | Toshiba Corp | 座標入力装置 |
| JPS61289409A (ja) * | 1985-06-18 | 1986-12-19 | Mitsubishi Electric Corp | 位置決め制御装置 |
| JPS6367819U (ja) * | 1986-10-20 | 1988-05-07 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698864A (en) * | 1982-04-13 | 1997-12-16 | Seiko Epson Corporation | Method of manufacturing a liquid crystal device having field effect transistors |
| US6294796B1 (en) | 1982-04-13 | 2001-09-25 | Seiko Epson Corporation | Thin film transistors and active matrices including same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2775101B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690155B2 (en) | Magnetic gear tooth sensor with Hall cell detector | |
| US5014056A (en) | A/D converter with a main range up/down counter and a subrange A/D converter | |
| GB1598783A (en) | Analogue-digital converter and conversion method | |
| JPH02105905A (ja) | インクリメンタルエンコーダを使用した位置決めシステムにおける偏差方向判別回路 | |
| JP2511396B2 (ja) | コンパレ―タの動作時間測定方法 | |
| JPS588614B2 (ja) | キジユンデンイセイギヨカイロ | |
| JP3083254B2 (ja) | Ａ／ｄ変換器 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH02213783A (ja) | 自動零点調整回路 | |
| JPH0727694Y2 (ja) | 可変ディレイ回路 | |
| JPH04336712A (ja) | アナログ・デジタル変換回路 | |
| SU748442A1 (ru) | Функциональный преобразователь | |
| JP2644774B2 (ja) | 増幅回路 | |
| JPH0983363A (ja) | Ａ／ｄ変換回路 | |
| JPH09326654A (ja) | 自動利得調整回路 | |
| SU789825A1 (ru) | Устройство допускового контрол посто нного напр жени | |
| SU1211886A2 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| JPS61182332A (ja) | Ａ／ｄ変換回路 | |
| SU1280692A1 (ru) | След щий аналого-цифровой преобразователь | |
| SU1157469A1 (ru) | Измерительный преобразователь | |
| JPS63271170A (ja) | ピ−ク検出回路 | |
| SU1064213A1 (ru) | Преобразователь напр жени в его абсолютное значение | |
| JPH02259422A (ja) | センサ回路 | |
| JPS63167217A (ja) | センサ信号処理回路 | |
| JPH0550366U (ja) | 電圧比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |