JPH02105786A - 電子スチルカメラにおけるデータ圧縮回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、撮像素子からの撮像信号をディジタル化し
て記録媒体例えば磁気ディスクに記録するようにした電
子スチルカメラ、特に、記録されるデータ量を削減する
ためのデータ圧縮回路に関する。

〔発明の概要〕

この発明では、撮像素子からの撮像信号をディジタル撮
像信号に変換して記録媒体に記録するようにした電子ス
チルカメラにおいて、 連写動作時には、ディジタル撮像信号に対してフレツ入
処理理を行うことにより、データ量を削減することによ
り、 画質の劣化を生じることなく、連写動作時に発生するデ
ータを実時間で記録することができるようにしたもので
ある。

〔従来の技術〕

ＣＣＤ等の撮像素子により、被写体の像を撮像信号に変
換し、この撮像信号をディジタル化し、例えば２インチ
のような小さい径の磁気ディスクに、記録し、再生され
た撮像信号をモニター受像機で見ることができる電子ス
チルカメラが提案されている。ディジタル撮像信号は、
実時間で磁気ディスクに記録されたり、−旦、フレーム
メモリに取り込まれて、データレートが低くされて記録
される。また、実時間で記録を行うことを可能とするた
めに、データ量を圧縮する場合には、フレーム内又はフ
ィールド内の２次元的な処理が使用される。電子スチル
カメラは、静止画像を記録するものであるために、２次
元的な処理が採用されるのが普通であった。

〔発明が解決しようとする課題］ 電子スチルカメラにおいて、短時間で複数回のシャッタ
ー動作がされ、複数の画像を撮像する速写の際には、多
くのデータが発生するので、ディスクへの記録が間に合
わず、データ圧縮が必要である。通常の撮像動作（単写
）に使用される２次元的なデータ圧縮は、再生画像の画
質の劣化の防止が考慮されているので、圧縮率が不充分
であり、連写動作に適用しても、上述の問題を解決する
ことができない。

半導体メモリに一時的にディジタル撮像信号を格納すれ
ば、記録を低速で行うことが可能であるが、メモリの容
量が数フレーム分の大容量となり、回路規模が大きくな
る問題がある。

従って、この発明の目的は、連写動作時には、３次元的
な処理であるフレーム間処理により、データを圧縮する
ことにより、画質を良好に保ちながら、実時間でディジ
タル撮像信号を記録することが可能な電子スチルカメラ
におけるデータ圧縮回路を提供することにある。

〔課題を解決するための手段〕

この発明は、撮像素子からの撮像信号をディジタル盪像
信号に変換して記録媒体に記録するようにした電子スチ
ルカメラにおいて、 連写動作時には、ディジタル撮像信号に対してフレーム
間処理を行うことにより、データ量を削減するものであ
る。

〔作用〕

連写動作は、短時間に複数回のシャッター動作がされる
ので、背景等が複数の画面の間で共通となり、複数枚の
画像であっても、静止領域が多くの部分を占めている。

従って、全く異なる画像が個々に得られる通常の撮影動
作に対しては、適用できないフレーム間処理が連写動作
時で得られる複数枚の画像に対して有効である。このフ
レーム間処理により、画質の劣化を抑えながら、データ
量を大幅に圧縮することができ、複数枚の画像を実時間
で記録することができる。

〔実施例〕

以下、この発明の一実施例について、図面を参照して説
明する。

第１図は、この一実施例の構成を全体的に示し、１がＣ
ＣＤを使用したエリアセンサーからなる撮像素子である
。撮像素子１からのアナログの撮像信号がＡ／Ｄ変換器
２に供′給され、ディジタル撮像信号に変換される。Ａ
／Ｄ変換器２からのディジタル撮像信号がスイッチ回路
３の端子ａに供給される。

スイッチ回路３は、端子す、Ｃ，ｄ−ｔ”有し、端子す
がスイッチ回路４の端子すに接続さ・れる、スイッチ回
路３の端子Ｃが２次元ＡＤＲＣエンコーダ７に供給され
、２次元ＡＤＲＣエンコーダ７で圧縮されたデータがス
イッチ回路４の端子Ｃに供給される。２次元ＡＤＲＣに
限らず、フレーム内又はフィールド内の２次元処理を行
う変換符号化、ＤＰＣＭ等の圧縮回路を使用できる。ス
イッチ回路３の端子゛ｄが適応防落とし回路８に供給さ
れ、適応防落とし回路８で圧縮されたデータがスイッチ
回路４の端子ｄに供給される。

スイッチ回路４の端子ａに取り出されたデータが記録回
路５に供給され、記録回路５の出力端子６に記録信号が
得られる。この記録信号は、図示、せずも、記録アンプ
を介して磁気ヘッドに供給され、磁気ディスクに対して
記録される。記録回路５は、スイッチ回路４の出力信号
に対して、連写動作の撮像信号であることを識別するた
めの識別信号の付加、同期信号の付加、チャンネル変調
等の処理を行うものである。

スイッチ回路３及び４は、端子９からのコントロール信
号で制御される。コントロール信号は、カメラの撮影動
作に応じた信号である。カメラが通常の損影動作の状態
、即ち単写動作の状態である時には、スイッチ回路３及
び４の端子ａが端子すに夫々接続される。従って、Ａ／
Ｄ変換器２からのディジタル撮像信号は、圧縮処理を受
けずに記録回路５に供給される。

カメラが連写動作を行う状態では、スイッチ回路３及び
４の端子ａが端子Ｃ及びｄに順次接続される。−例とし
て、第２図に示すように、を秒間（例えば１秒間）に５
フレーム（Ｆｌ、Ｆ２、Ｆ３、Ｆ４、Ｆ５）の撮像信号
が得られる速写動作において、最初のフレームＦｌの撮
像信号は、スイッチ回路３の端子Ｃを介して２次元ＡＤ
ＲＣエンコーダ７に供給される。残りの４レームＦ２〜
Ｆ５がスイッチ回路３の端子ｄを介して適応駆落とし回
路８に供給され、３次元処理を受ける。

適応駆落とし回路８は、後述のように、２フレームに夫
々属する二つの領域からなる３次元ブロックを構成し、
この３次元ブロック毎に動きの有無を判別し、動きが有
る時には、３次元ブロック毎にダイナミックレンジに適
応した符号化（ＡＤＲＣ）を行い、動きが無い時には、
二つの領域で対応する位置の画素同士の平均値により２
次元ブロックを構成し、２次元ＡＤＲＣを行うものであ
る。従って、連写動作時のフレームＦ２及びＦ３の２フ
レームとフレームＦ４及びＦ５の２フレームとの夫々で
適応的駆落とし処理がされる。

適応駆落とし処理に限らず、フレーム間予測、動き補償
処理等のフレーム間処理を使用しても良い０通常、フレ
ーム間処理を行う時には、１枚目の再現画像の質が悪い
ので、１枚目のフレームＦ１のデータに関しては、上述
のように、２次元ＡＤＲＣの処理を行っている。この１
枚目の画像については１、通常撮像動作と同様に、デー
タ圧縮を行わずに、ディスクに記録することも可能であ
る。

連写動作時には、極めて短時間で撮影がされるので、５
枚の静止画と対応する５フレームＦｌ〜Ｆ５の間では、
背景等の静止部分が画像の多くの領域を占めており、適
応駆落とし処理により、データ量が大幅に削減できる。

従って、連写動作により短時間に多くのデータが発生し
ても、磁気ディスクに記録することができる。また、動
きが有る部分では、３次元処理がされるので、画像の劣
化が少なく１、高品質の再生画像が得られる。

図示せずも、再生側では、記録信号中に挿入されている
識別信号により、速写動作の信号か、通常撮影時の信号
かが判別され、この判別に基づいて、復号される。駆落
とし処理がされている場合であっても、復号により、元
の枚数の画像が復元される。

適応駆落とし回路８の一例について、第３図〜第７図を
参照して、以下に説明する。この例では、２フレ一ム期
間のデータ量が所定のしきい値を超え、従って、記録が
間に合わなくなることを防止するために、バッファリン
グ処理を行っている。

第３図において、ＬＬで示す入力端子には、例えば１サ
ンプルが８ビツトに量子化されたディジタルビデオ信号
が供給される。このディジタルビデオ信号がブロック化
回路１２に供給される。ブロック化回路１２により、デ
ィジタル撮像信号がブロックの順序のデータに変換され
る。

ブロック化回路１２では、例えば（５２０ライン×７２
０画素）の１フレームの画面が第４図に示すように、（
ＭＸＮ）ブロックに細分化される。１ブロツクは、例え
ば第５図に示すように、（４ライン×４画素）の大きさ
の２個の領域からなる。

各領域は、時間的に連続する二つのフレームに属する。

前述のように、連写動作時のフレームＦ２及びＦ３とフ
レームＦ４及びＦ５とが夫々３次元ブロックを形成する
二つのフレームである。また、圧縮率をより高くするた
めに、サブサンプリングを行う場合には、第６図に示す
ように、サンプリングパターンがブロック間でオフセッ
トを有するものとされている。第６図において、Ｏが伝
送される画素を示し、Δが伝送されない画素を示し、次
の２フレーム後の空間的に対応するブロックでは、伝送
及び間引きの画素が逆の関係とされる。

このようなサンプリングパターンは、受信側で間引かれ
た画素の補間を行う場合、静止領域で良好な補間を可能
とする。ブロック化回路１２からは、Ｂ、、、Ｂ、、、
Ｂ、、、　　・・・・ＢＭＨのブロックの順序に変換さ
れたディジタルビデオ信号が発生する。

ブロック化回路１２の出力信号が検出回路１３及び遅延
回路１４に供給される。検出回路１３は、各ブロックの
最大値ＭＡＸ３及び最小値ＭＩＮ３を検出し、これらの
差であるダイナミックレンジＤＲ３を検出すると共に、
ブロックのサンプル単位の動き量例えばフレーム差ＦＤ
ｉを検出する。

１ブロツクを構成する二つの領域の間で、同一位置の画
素のデータ同士の差が求められ、この各画素の差が絶対
値に変換されて、フレーム差ＦＤｉとされる。即ち、現
フレームのデータをｘ、ｉとし、前フレームのデータを
Ｘい−１ｉとすると、サンプル単位のフレーム差Ｆ　Ｄ
　＋　！、ｔ、ＦＤｉ＝　　ｘ、ｉ　−ＸＭ−＋　　ｉ
として求められる。

検出回路１３からのフレーム差ＦＤｉ及びダイナミック
レンジＤＲ３が度数分布発生回路１５に供給される。

この度数分布発生回路１−５は、ダイナミックレンジＤ
Ｒ３（＝ＭＡＸ３−ＭＩＮ３＋１）を縦軸とし、ブロッ
ク動き量Ｎを横軸とし、ブロック単位の発生度数を２フ
レ一ム期間で集計する。このように形成された度数分布
表が積算型度数分布発生回路１６に供給され、積算型の
度数分布表が形成される。

積算型の度数分布表を使用して、しきい値決定回路１７
が最適なしきい値（レベルに関するしきい値Ｔｌ−７４
及び動きしきい値ＭＴ）Ｉ）を決定する。最適なしきい
値とは、２フレーム当たりの合計ビット数が伝送路の伝
送容量を超えないように、符号化を行うことが可能なし
きい値を意味する。

この最適なしきい値は、動きしきい値ＭＴＨをパラメー
タとして求まる。しきい値決定回路１７と関連して、Ｒ
ＯＭ１Ｂが設けられている。このＲＯＭ１８には、最適
なしきい値を求めるためのプログラムが格納されている
。

遅延回路１４を介された画素データＰＤは、フレーム差
検出回路１９に供給される。このフレーム差検出回路１
９は、前述の検出回路１３と同様にして、フレーム差Ｆ
Ｄｉを検出する。フレーム差検出回路１９からのフレー
ム差ＦＤｉ及び画素データＰＤが動き判定回路２１に供
給される。この動き判定回路２１は、しきい値決定回路
１７からの動きしきい値ＭＴＨとフレーム差ＦＤｉとを
比較し、処理しようとするブロックが動きブロックか、
又は静止ブロックかを判定する。

（フレーム差ＦＤｉ＞動きしきい値ＭＴＨ）の関係にあ
るブロックが動きブロックと判定され、（フレーム差Ｆ
Ｄｉ≦動きしきい゛値ＭＴＨ）の関係にあるブロックが
静止ブロックと判定される。動きブロックの画素データ
は、３次元ＡＤＲＣｉンコーダ２２に供給され名、また
、静止ブロックの画素データは、平均化回路２３に供給
される。この平均化回路２３は、１ブロツクに含まれる
二つの領域の同一位置の画素のデータ陶土を加算しｔか
ら％にして、元の１ブロツクの画素数の％の画素数のブ
ロックを形成す塾、このような処理が防落とし処理と称
され名、羊均化回路２３め出力信号が２次元ＡＤＲＣエ
ンコーダ２４に供給される。

これらのエンコーダ２２及び２４には、しきい値決定回
路１７からしきい値Ｔｌ−Ｔ４が供給されている。

３次元ＡＤＲＣエンコーダ２２では、（４ライン×４画
素×２フレーム）の計３２個の画素データの中の最大値
ＭＡＸ３．最小値ＭＩＮ３が検出され、（ＭＡＸ３−Ｍ
ＩＮ３＋１＝ＤＲ３）によりダイナミックレンジＤＲ３
が求められる。このブロックのダイナミックレンジＤ良
３としきい値Ｔ１〜Ｔ４との関係から、コード信号ＤＴ
３のビット数が定まる。即ち、（ＤＲ３≧ＴＩ）のブロ
ックでは、４ビツトのコード信号が形成され、（ＴＩ＞
ＤＲ３≧７２）のブロックでは、３ビツトのコード信号
が形成され、（Ｔ２＞ＤＲ３≧Ｔ３）のブロックでは、
２ビツトのコード信号が形成され、（Ｔ３＞ＤＲ３≧Ｔ
４）のブロックでは、１ビツトのコード信号が形成され
、（Ｔ４＞ＤＲ３）のブロックでは、０ビツト、即ち、
コード信号が伝送されない。

例えば４ビツト量子化の符号化の場合には、検出された
ダイナミックレンジＤＲ３が１６（＝２４）分割され、
画素データの各々の最小値ＭＩＮ３を除去した後のデー
タのレベルが属する範囲に対応した４ビツトのコード信
号ＤＴ３が発生される。

２次元ＡＤＲＣエンコーダ２４では、上述の３次元ＡＤ
ＲＣエンコーダ２２と同様の動作により、・最大値ＭＡ
Ｘ２．最小値ＭＩＮ２．ダイナミックレンジＤＲ２の検
出がされ、コード信号ＤＴ２が形成される。但し、符号
化の対象となるのは、前段の平均化回路２３により、画
素数が％とされたデータである。

３次元ＡＤＲＣエンコーダ２２の出力信号（ＤＲ３，Ｍ
［Ｎ３．ＤＴ３）と２次元ＡＤＲＣエンコーダ２４の出
力信号（ＤＲ２，ＭＩＮ２．Ｄ′ｒ２）がセレクタ２５
に供給される。セレクタ２５は、動き判定回路２１から
の判定信号ＳＪにより制御される。即ち、動きブロック
の場合には、３次元ＡＤＲＣエンコーダ２２の出力信号
をセレクタ２５が選択し、静止ブロックの場合には、２
次元ＡＤＲＣエンコーダ２４の出力信号をセレクタ２５
が選択する。このセレクタ２５の出力信号がフレーム化
回路２６に供給される。

フレーム化回路２６には、セレクタ２５の出力信号の他
に、しきい値セットを指定するしきい値コードＰｉと判
定コードＳＪが供給される。しきい値コードＰｉは、２
フレ一ム単位で変化するもので、判定コードＳＪは、ｌ
ブロック単位で変化する。フレーム化回路２６は、入力
信号をフレーム構造の記録データに変換する。フレーム
化回路２６では、必要に応じて、エラー訂正符号の符号
化の処理がなされる。フレーム化回路２６の出力端子２
７に出力データが得られる。この出力データがスイッチ
回路４（第１図参照）の端子ｄに供給される。

第７図は、３次元ＡＤＲＣエンコーダ２２の一例の構成
を示す。第７図において、３１が入力端子を示し、この
入力端子３１には、最大値検出回路３２．最小値検出回
路３３及び遅延回路３４が接続されている。最大値検出
回路３２により検出された最大値ＭＡＸ３が減算回路３
５に供給される。最小値検出回路３３により検出された
最小値ＭＩＮ３が減算回路３５に供給され、この減算回
路３５の出力信号が＋１加算回路３７に供給される。＋
１加算回路３７から（ＭＡＸ３−ＭＩＮ３十１）で表さ
れるダイナミックレンジＤＲ３が得られる。

遅延回路３４を介された画素データが減算回路３６に供
給される。この減算回路３６には、最小値ＭＩＮ３が供
給され、減算回路３６から最小値除去後の画素データＰ
ＤＩが発生する。この画素データＰＤＩが量子化回路４
０に供給される。ダイナミックレンジＤＲ３は、出力端
子４１に取り出されると共に、ＲＯＭ３Ｂに供給される
。ＲＯＭ３８には、端子３９からしきい値決定回路１７
で発生したしきい値コードＰｌが供給される。このＲＯ
Ｍ３　Ｂからは、量子化ステップΔ及びビット数を示す
ビット数コードＮｂが発生する。

量子化回路４０には、量子化ステップΔが供給され、最
小値除去後のデータＰＤＩと量子化ステップΔからコー
ド信号ＤＴ３が形成される。このコード信号ＤＴ３が出
力端子４４に取り出される。

これらの出力端子４１．４２．４３．４４に発生する出
力信号がフレーム化回路２６に供給される。

ビット数コードＮｂは、フレーム化回路２６において、
有効なビットを選択するのに使用される。

上述の量子化回路４０におけるコード信号ＤＴ３の形成
について説明する。−船釣に、ｎビットを割り当てる符
号化の場合では、原データＰＤのレベルをＬｉ、量子化
コードをＱｉ　と表すと、で求められる。〔〕の記号は
、切り捨てを意味する。

また、復号側では、復元レベルをＬｉと表すと、１、、
ｉ−（ＤＲ３／２″）Ｘ　（Ｑｉ　＋０．５　）＋ＭＩ
Ｎ３＝ΔＸ　（Ｑｉ　＋０．５　）　＋Ｍ　Ｉ　Ｎ　３
の処理がなされる。

度数分布表の動き量の軸として、フレーム差ＦＤｉが適
用され、フレーム差ＦＤｉ及びダイナミックレンジＤＲ
３を二つの軸とする度数分布表が形成される。この度数
分布表の形成は、特願昭６２−１３３９２４号明細書に
記載されているように、静止ブロックとして扱われる表
の部分に（＋１）を割り当て、動きブロックとして扱わ
れる部分に（＋２）を割り当てる方法又は、特願昭６３
−１８３７８１号明細書に記載されているように、１画
面（２フレ一ム期間）の発生するブロックの数を割り当
てる方法を使用することができる。実際には、度数分布
表は、メモリを使用し、メモリの水平方向のアドレス及
び垂直方向のアドレスがＮ及びＤＲ３で指定される構成
とされる。

この度数分布表が積算型度数分布発生回路１６により、
積算型の度数分布表に変換される。しきい値決定回路１
７では、積算型の度数分布表に対して、動きしきい値Ｍ
Ｔ）Ｉ及びレベルに関するしきい値Ｔ１〜Ｔ４が適用さ
れることにより、発生情報量が算出される。求められた
発生情報量が目標値と比較され、目標値を発生情報量が
超えない範囲で、動きしきい値ＭＴＨ及びしきい値Ｔ１
〜Ｔ４が決定される。動きしきい値ＭＴ）Ｉにより、駆
落とし処理がされ、しきい値Ｔ１〜Ｔ４がＡＤＲＣエン
コーダ２２及び２４で使用される。

なお、上述の適応防落とし回路に限らず、フレーム間予
測、動き領域と静止領域とで異なる符号化を行うハイブ
リッド構成等のフレーム間処理を使用しても良い。

〔発明の効果〕

この発明は、電子スチルカメラの連写動作時に発生する
複数枚の画像を大幅に圧縮できるので、これらの画像デ
ータを実時間で記録することが可蛯となり、大容量のメ
モリを必要としない利点がある。また、この発明では、
静止している領域が多い特徴を有する複数枚の画像に対
して、フレーム間処理により、データ量を削減している
ので、再生画像の画質を良好に保つことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図は速
写動作の説明に用いる路線図、第３図はこの発明を適用
できる適応防落とし回路を示すブロック図、第４図、第
５図及び第６図はブロックの構成の説明のための路線図
、第７図はＡＤＲＣエンコーダの一例のブロック図であ
る。 図面における主要な符号の説明 ｌ：撮像素子、３，４；スイッチ回路、７：２次元ＡＤ
ＲＣエンコーダ。 ８：適応防落とし回路。 第１図 代理人　弁理士　杉　浦　正　知 第２図 ワ”ンアソンク゛パターン 第６図

Claims (1)

1. 【特許請求の範囲】 撮像素子からの撮像信号をディジタル撮像信号に変換し
   て記録媒体に記録するようにした電子スチルカメラにお
   いて、 連写動作時には、上記ディジタル撮像信号に対してフレ
   ーム間処理を行うことにより、データ量を削減すること
   を特徴とする電子スチルカメラにおけるデータ圧縮回路
   。