JPH02103653A - 高信頼・高速アップロード方式 - Google Patents

高信頼・高速アップロード方式

Info

Publication number
JPH02103653A
JPH02103653A JP63257927A JP25792788A JPH02103653A JP H02103653 A JPH02103653 A JP H02103653A JP 63257927 A JP63257927 A JP 63257927A JP 25792788 A JP25792788 A JP 25792788A JP H02103653 A JPH02103653 A JP H02103653A
Authority
JP
Japan
Prior art keywords
programs
program
cpu
validity
checking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63257927A
Other languages
English (en)
Inventor
Yasuo Nagai
康夫 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63257927A priority Critical patent/JPH02103653A/ja
Publication of JPH02103653A publication Critical patent/JPH02103653A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 中央処理装置が外部記憶媒体からユーザ(又はアプリケ
ーション)プログラムをアンプロードする方法に関し、 前記プログラムのアップロードに際し、該プログラムの
正当性を高速にてチェックを行い、かつ高信頼・高速化
アップロードを行う方式を提供することを目的とし、 外部記憶媒体を有するマルチユーザ・マルチタスクシス
テムのユーザプログラムを中央処理装置にロードし、か
つロードされた該プログラムを実行するものにおいて、
前記外部記憶装置が有する実行可能なプログラムをロー
ドして一旦記憶する第1次記憶手段と、該第1次記憶手
段に記憶されたプログラムの正当性チェックをハードウ
ェア的に行う正当性チェック手段と、該正当性チェック
手段でチェックされたものを入力し、前記中央処理装置
の主メモリの一部に前記正当性チェック手段によりチェ
ックしたものを記憶する第2次記憶手段と、を有するよ
うに構成する。
〔産業上の利用分野〕
本発明は、中央処理装置が外部記憶媒体からユーザ(又
はアプリケーション)プログラムをアップロードする方
法に関する。
パソコンを中心としたリアルタイムオペレーティグシス
テムでは、マルチユーザまたはマルチタスクが一般的と
なってきている。
この場合、マルチユーザプログラムおよびマルチタスク
プログラムをダイナミックに中央処理装置(以下CPU
と称する)のアドレス空間に配置して処理する方式が一
般的であるが、常にCPUの空間に初めからユーザプロ
グラム用メモリを配置することは該メモリの規模が膨大
となるため、代わりにハードディスクまたはフロッピー
ディスク等のビット単価の安価な外部記憶媒体を併用す
る方式が通常使用されている。
このような外部記憶媒体から前記ユーザプログラムをア
ップロードする場合に、該プログラムの正当性を高速に
てチェックを行うことはシステム構築の効率化のために
必要であり、更にオペーレテイングシステム全体の高信
頼・高速なるアップロード方式が必要となってくる。
〔従来の技術〕
第3図は、従来のプログラムの授受方式の一実施例を示
す図である。図において、lは中央処理装置(以下CP
Uと称する)、2は外部記憶媒体、11はCPUIが内
蔵する主メモリである。
パソコンを中心としたリアルタイムオペレーティングシ
ステムでは、マルチユーザまたはマルチタスクプロセス
が一般的である。この場合マルチユーザのプログラムA
およびマルチタスクのプログラムに等のプログラムをダ
イナミックに中央処理装置1の主メモリ11の任意のア
ドレスに配置して処理する方式が用いられる。
この場合、例えば外部記憶媒体2がもつプログラムAや
プログラムに等を、CPUI内の主メモリ11の任意の
アドレス、例えば°0000”〜’FFFF’の任意の
アドレスに外部記憶媒体2から各種プログラムをいろい
ろとロードするようにして、このプログラムを同時平行
的に動作させている。
しかしながら、この各種プログラムがロードされるアド
レスは常に任意であり不定であるため、このプログラム
は何時起動が加わって動作を開始するか全く分からず、
またどこに配置されるか分からず、従ってそのアドレス
は不定となる。このためにオペーレテイングシステムで
は、この記憶されたプログラムが正しくロードされてい
るかどうかを常に監視する必要が生じてくる。そのため
のプログラムの監視方法としては、−船釣に附加されて
いる順回冗長検査(以下CRCと称する)を計算して、
常に正当性をチェックして誤ったプログラムによるシス
テムの暴走を防止するようにしており、またプログラム
が誤っているときはエラーメツセージを出してプログラ
ムの受入を行わないようにして、次の処理へ移るように
している。
なお上記したCPUIと外部記憶媒体2との間で、何ら
かの手順を踏んだデータの授受およびCPUI側のプロ
グラムの正当性チェックは、すべ℃ソフト的に行ってい
るためにその処理速度は遅(ならざるを得ない。この処
理速度の遅いことは、システム全体のスループットを決
定するため高速なマルチユーザおよびマルチタスク・オ
ペレーティングシステム構築上の障害となる。
この場合、現在CPU1を占有しているタスク関連のプ
ログラムのみがCPUIの空間に実在すればこと足りる
わけで、他のタスク関連のプログラムは一旦外部メモリ
に出されて必要に応じてアップロードを行い、アップロ
ードするたびにプログラムの正当性を常にチェックをし
てシステムの信頼度を上げるようにした方式の提供が望
まれる。
〔発明が解決しようとする課題〕
従って、システムのスループットおよび信頼度を向上す
るためには、アンプロードするたびにプログラムの正当
性を高速にてチェックすることが必要となる。
本発明は、前記プログラムのア・ノブロードに際し、該
プログラムの正当性を高速にてチェックを行い、かつ高
信頼・高速化ア・ノブロードを行う方式を提供すことを
目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理構成を示す図である。
図中、1は中央処理装置であり、システムの制御を司る
もの、2は外部記憶媒体であり、自身が有する実行可能
なオベーレテイングプログラムを中央処理装置1に制御
されてロードするもの、12は第1次記憶手段であり、
前記外部記憶装置2が有する実行可能なプログラムをロ
ードして一旦記憶するもの、また13は正当性チェック
手段であり、第1次記憶手段12に記憶された前記プロ
グラムの正当性チェックを行うもの、なお14は第2次
記憶手段であり、正当性チェック手段13でチェックさ
れたものを入力し、前記中央処理装置1が有する主メモ
リの一部に正当性チェック手段13によりチェックされ
たものを記憶するものである。
この正当性チェック手段13では、正当性チェックをハ
ードウェア的に行うことにより、高速チェックを可能と
なるように構成するものである。
〔作 用〕
本発明では、第1図に示すように外部記憶媒体2が記憶
するプログラムを第2次記憶手段12に起動をかけて高
速にて書き込み、該書き込まれたプログラムの正当性を
正当性チェック手段13において高速でチェックするよ
うにしている。
従って正当性チェック手段13にてチェックされたプロ
グラムを正しいものとしてCPU1の実行環境でもある
主メモリの第2次記憶手段14に記憶することにより高
速なる正当性チェックの実現が可能となる。また第2次
記憶手段14が実行環境である主メモリであることから
、さらに高速化・高信頼化が可能となる。
〔実 施 例〕
第2図は、本発明のプログラムの授受方式の一実施例を
示す図である。図中、1はCPU、2は外部記憶媒体、
12は第1次記憶手段であるプライマリバッファメモリ
、13は正当性チェック手段である正当性チェック回路
、14は第2次記憶手段であるセカンドバッファメモリ
である。
パソコンを中心としたリアルタイムオペレーティングシ
ステムでは、マルチユーザまたはマルチタスクプロセス
が一般的であり、この場合マルチユーザのプログラムA
およびマルチタスクのプログラムに等のオペーレテイン
グプログラムをダイナミックに中央処理装置1の空間内
のセカンドバッファメモリ14の任意のアドレスにロー
ドし処理する方式を用いている。しかしこの各種プログ
ラムのロードには、常にプログラムの正当性チェックを
高速にての実現を必要とする。
本発明は、CPUIを占有しているタスク関連のプログ
ラムのみをCPUIの空間に実在するようにし、他のタ
スク関連のプログラムは一旦外部記憶媒体2に出して必
要に応じてアンプロードを行い、アップロードするたび
にプログラムの正当性を常にチェックをしてシステムの
信頼度を上げるようにした発明である。
この場合、まずプライマリバッファメモ1月2を起動か
けて外部記憶媒体2に記憶されたオペーレテイングプロ
グラムを高速にて取り込み、のちプライマリバッファメ
モリ12に記憶されたオペーレテイングプログラムをハ
ード回路からなる正当性チェック回路13においてCR
C等のチェックを行うようにする。更に該チェックされ
たプログラムを正しいものとしてCPUl0主メモリで
あるセカンドバッファメモリ14に記憶したのち、その
ままCPU空間において使用できるようにしている。
〔発明の効果〕
従って本発明によれば、CPUは外部記憶媒体に書き込
むと同時に、セカンドバッファメモリから正当性をチェ
ックされたプログラムを単に読み込みCPU空間に配置
するのみであり、処理機能を落とすことなくスループッ
トの向上が図れ、かつ高信頼・高速なアップロードが可
能となる。また2次記憶手段が実行環境である主メモリ
であることから、更に高速化と高信頼化が可能となる。
【図面の簡単な説明】
第1図は本発明の原理構成を示す図、 第2図は本発明のプログラムの授受方式の一実施例を示
す図、 第3図は従来のプログラムの授受方式の一実施例を示す
図、 図において、 1は中央処理装置、 2は外部記憶媒体、 12は第1次記憶手段、 13は正当性チェック手段、 14は第2次記憶手段、 木応唱の原珪ネ九へ81図 wSl 図 事情短刀のフ艶ヂヲムの暮(受力戊の一大虎仔ゴr側図
第2図 第 図

Claims (1)

  1. 【特許請求の範囲】 外部記憶媒体(2)を有するマルチユーザ・マルチタス
    クシステムのユーザプログラムを中央処理装置(1)に
    ロードし、かつロードされた該プログラムを実行するも
    のにおいて、 前記外部記憶装置(2)が有する実行可能なプログラム
    をロードして一旦記憶する第1次記憶手段(12)と、 該第1次記憶手段(12)に記憶されたプログラムの正
    当性チェックをハードウェア的に行う正当性チェック手
    段(13)と、 該正当性チェック手段(13)でチェックされたものを
    入力し、前記中央処理装置(1)の主メモリの一部に前
    記正当性チェック手段(13)によりチェックしたもの
    を記憶する第2次記憶手段(14)と、を有することを
    特徴とする高信頼・高速アップロード方式。
JP63257927A 1988-10-12 1988-10-12 高信頼・高速アップロード方式 Pending JPH02103653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63257927A JPH02103653A (ja) 1988-10-12 1988-10-12 高信頼・高速アップロード方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63257927A JPH02103653A (ja) 1988-10-12 1988-10-12 高信頼・高速アップロード方式

Publications (1)

Publication Number Publication Date
JPH02103653A true JPH02103653A (ja) 1990-04-16

Family

ID=17313127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63257927A Pending JPH02103653A (ja) 1988-10-12 1988-10-12 高信頼・高速アップロード方式

Country Status (1)

Country Link
JP (1) JPH02103653A (ja)

Similar Documents

Publication Publication Date Title
US4942519A (en) Coprocessor having a slave processor capable of checking address mapping
JPH0232659B2 (ja)
JPH02103653A (ja) 高信頼・高速アップロード方式
JPS6319058A (ja) メモリ装置
JP3507193B2 (ja) ロード・ストア命令処理装置
JPH01261758A (ja) コンピュータ装置
JPH0736704A (ja) プログラムダウンロード方式
JPH06324861A (ja) Cpu制御システム及び制御方法
JP2906958B2 (ja) ユーザプログラムロード方式
KR100336743B1 (ko) 데이터처리회로
JPH0764960A (ja) データフロープロセサ
JPS5816357A (ja) 計算機のデ−タ記憶装置
JP2847729B2 (ja) 情報処理装置
JPS60193046A (ja) 命令例外検出方式
JP2002259209A (ja) 演算処理システム
JPS628235A (ja) 動作履歴記憶装置
JPS63231545A (ja) フアイル転送システム
JPS6029131B2 (ja) 診断方式
JPS6139132A (ja) マイクロプログラムロ−デイング方式
JPH0731598B2 (ja) コンピュータ
Neumann Disk-based program swapping in 8080-based microcomputers
JPH04309137A (ja) メモリシステム
JPH05257698A (ja) 電子計算機
JPH0287227A (ja) データ処理装置
JPH0338764A (ja) 情報処理装置