JPH02103507A - 光学デバイスの製造方法 - Google Patents

光学デバイスの製造方法

Info

Publication number
JPH02103507A
JPH02103507A JP1210205A JP21020589A JPH02103507A JP H02103507 A JPH02103507 A JP H02103507A JP 1210205 A JP1210205 A JP 1210205A JP 21020589 A JP21020589 A JP 21020589A JP H02103507 A JPH02103507 A JP H02103507A
Authority
JP
Japan
Prior art keywords
carrier body
guide
main surface
layer thickness
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1210205A
Other languages
English (en)
Inventor
Udo K P Biermann
ウド・クラウス・パウル・ビールマン
Gijsbertus A C M Spierings
ヒエイスベルタス・アドリアヌス・コルネルス・マリア・スピーリングス
Der Kruis Franciscus J H M Van
フランシスカス・ヨセフス・ヘンリ・アリア・ファン・デル・クルイス
Jan Haisma
ヤン・ハイスマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02103507A publication Critical patent/JPH02103507A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Joining Of Glass To Other Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は先導体材料をディスク状キャリヤ本体の平坦面
に設けて光学デバイスを製造する方法に関するものであ
る。
〔従来の技術〕
米国特許明細書第4285714号には、ガラス板を例
えばガラスの軟化温度以上の温度で静電接着により半導
体本体に接続する方法について記載されている。この場
合に印加する電位は450°〜800゛Cの温度で約1
ooo vに達する。又、この接着処理に当っては、相
互接続すべき部分を互いに圧力下で接触させている。
〔発明が解決しようとする課題〕
斯かる従来法では高温及び高電圧を用いるため、接着処
理する前に能動半導体素子を形成しておくデバイスでは
、接着処理にて能動半導体素子が損傷してしまうため、
斯かる方法はこのようなデバイスの製造には適していな
い。又、上述した従来の方法は先導体材料層を全く平坦
とし、且つ平面平行とするのが望ましい光学デバイスの
製造に当っても、軟化温度以上の温度での制御は極めて
困難であるので斯種光学デバイスの製造にもあまり適し
ていない。さらに、結晶性の光学材料、即ち石英ガラス
を光学デバイスに用いる場合に、その軟化温度は従来の
方法を適用することができない程に高い。石英ガラス層
は他の方法、例えば蒸気相からの化学的沈着によって得
ることができるが、この場合には光学的品質が十分に高
い層を得るのが困難である。酸化によって珪素基板上に
二酸化珪素層を成長させることができるが、例えばLo
p■以上の十分厚い層を得るのは困難である。
本発明の目的は、基板、特に例えば半導体デバイスのよ
うな電気的又は電子的デバイスを設けるのに好適な基板
の選択性が広い光学デバイスの製造方法を提供すること
にある。
本発明の他の目的は先導体材料や、もしあるならキャリ
ヤ本体における半導体素子の品質に悪影響を及ぼさない
条件下にて、光学品質の高い先導体材料層の完全に平面
平行な層をキャリヤ本体に設けることのできる方法を提
供することにある。
〔課題を解決するための手段〕
本発明は、先導体材料をディスク状キャリヤ本体の平坦
面に設けて光学デバイスを製造する方法において、互い
に全く平行である完全に平滑で、しかも平坦な主表面を
有しているキャリヤ本体を形成し、その後、先導体材料
から成るディスク状本体の平坦な主表面を前記キャリヤ
本体の主表面と接触させて永久に接着し、その後に前記
先導体を機械的に研削して所望な最終層厚よりも少なく
とも50III11だけ厚い層厚とし、ついで所望な最
終層厚よりも約10μmだけ厚い層厚が得られるまで前
記先導体を交互に潤滑化学的及び機械的研磨処理し、そ
の後に前記先導体の所望な層厚が得られるまで前記先導
体を潤滑化学的に研磨することを特徴とする 特に、半導体本体の表面を平坦で、平滑な面とするには
2つのタイプの処理技術を共通に用いる。
最初の処理技術は全く機械的なものであり(粗い粒子で
の研削又は研磨)、これにより平坦性、平滑性及び平行
性を高精度で達成することができる。この技術はサブミ
クロンの精度を達成するのに適切に使用することができ
るが、表面損傷及び表面の下側に結晶障害が起こらない
ようにすることは不可能である。先導体に光導波路を形
成する必要のある場合には、その先導体に表面損傷及び
結晶障害があってはならない。
ディスクを平坦で、しかも平滑とする第2の方法は潤滑
化学(tribochemical)又は機械化学技法
である。この方法によれば、表面損傷及び表面の下側に
結晶障害のない表面が得られる。しかし、この技法によ
って得られる幾何学的な精度は比較的低く、即ち数ミク
ロンの範囲内でのずれが生ずる。
そこで、本発明は、特に先導体層の主表面の平坦性及び
平行性について極めて高い幾何学的な精度を得ることが
でき(サブミクロンの精度)、先導体層における表面損
傷及び結晶障害をなくすことができる方法を提供する。
本発明の好適例では、前記キャリヤ本体を、両主表面が
正確に平坦で、しかも平行であり、且つ前記キャリヤ本
体の最大寸法の厚さに対して少なくとも1:8の厚さを
有している支持部材に一時的に接続し、その後に前記キ
ャリヤ本体の自由主表面を機械的に研磨して少なくとも
0.5μmの平坦性とし、ついでキャリヤ本体を前記支
持部材から取外し、研磨した方の主表面を前記支持部材
に一次的に接続し、その後に前記キャリヤ本体の他方の
主表面を少なくとも0.5μmの平坦性に研磨して、キ
ャリヤ本体の両主表面間の平行性を少なくとも0.5μ
mとすることにより、前記キャリヤ本体の両主表面を平
滑で、平坦で、しがち平行とする。なお、支持部材は石
英ガラス製とするのが好適である。
十分に厚い支持部材を用いることにより、キャリヤ本体
の主表面の平坦性及び平行性に関して高い幾何学的な精
度を達成することができる。粗い粒子を用いる機械的な
研磨作業により寸法及び形状に関しては高精度となる。
表面の下側に発生する結晶障害はいずれも、ディスクの
両主表面を同じように処理することによってディスクに
おける応力を平衡状態にして、ゆがみをなくす場合には
、キャリヤ本体の作動に悪影響を及ぼさない。
先導体をキャリヤ本体に永久的に接着した後に、この先
導体を薄くする。本発明による方法を適用することによ
り高い幾何学的精度が得られる。この精度は主として機
械的な研削及び研磨工程によるものとすることができる
。結晶障害はいずれも精度に左程影響を及ぼさない潤滑
化学研磨処理によって除去される。これらの技法を組合
せることによって、最適な幾何学的精度及び結晶障害の
ない表面が得られ、最終的に得られる先導体層の厚さは
極めて均一となる。
本発明の好適例では、先導体を透明な結晶質、例えばニ
オブ酸リチウムLiNbO3、リン酸チタン酸カリウム
KTiOPO,、カドリニウムガリウムガーネット又は
他の合成ガーネット或いはガーネット組成物で形成する
本発明のさらに他の好適例では、光学デバイスを製造す
るのに極めて好適な石英ガラスで先導体を形成する。な
お、この目的には他の種類のガラス、例えば導波路を形
成するパターンに従ってアルカリ金属イオンの交換又は
イオン注入により屈折率勾配を与えることのできる種類
のガラスを用いることもできる。ガラスの種類としては
、熱膨張係数がキャリヤ材のそれと左程相違しないよう
なものを選択する必要がある。ガラス基板に光学デバイ
スを製造するのに好適な方法については未公開のオラン
ダ国特許出HNL8701478及び欧州特許出願EP
225558に記載されている。
本発明による方法によれば、先導体を接着する前にその
接着すべき主表面の側に光学素子を設け、その後に主表
面を平坦にすることができる。
光学デバイスを電気又は電子デバイスに接着する本発明
による方法の他の好適例では、キャリヤ。
本体を半導体特性を有する材料製のものとする。
この目的には例えばSi、 Ge、 GaAs及びIn
Pを用いるのが好適である。
接着する前に、キャリヤ本体の少なくとも接着すべき主
表面の側に活性半導体素子を設け、且つその主表面を平
坦化するのが好適である。
キャリヤ本体と先導体との間の接着は、先導体に接着す
べきキャリヤ本体の主表面に二酸化珪素層を設けるよう
にすれば特に強力な接着が得られる。
未公開のオランダ国特許出願NL800953には薄い
半導体材料層を本発明による方法と似た方法でキャリヤ
本体に被着する方法について記載されている。所要に応
じ、キャリヤ本体は石英ガラスで構成することができる
が、これには光学デバイスを製造する導波路は形成する
ことができない。
(実施例) 図面につき本発明の詳細な説明する。
第1a図に示す本発明方法においては、支持部材1を設
け、これに他の処理を施すべきキャリヤ本体2を固着す
る。この支持部材lは石英ガラスで造るのが好適である
。石英ガラス本体は幾何学的精度の高いタイプのもの、
即ち、その主表面が互いに極めて正確に平行で、完全な
平面となるようにして形成することができる。支持部材
■の厚さはキャリヤ本体2の最大寸法の厚さに対して少
なくともI:8とし、キャリヤ本体2は多くとも円筒形
ディスクの形状とする。かように支持部材Iの厚さを比
較的厚くすることによって、その形状がキャリヤ本体2
の処理中変化しないようにする。
このキャリヤ本体2は本例では珪素で造ると共にこれを
好適には接着剤によって前記支持部材lに接着する。こ
の支持部材lに僅かな深さの条溝3を形成する場合には
、キャリヤ本体を支持部材に圧接する際、前記接着剤の
大部分をこの条溝3内に導入することができる。前記接
着剤は例えば蜜蝋及びフィラー(Al2O,又はCaC
03)で造ると共にこれを加熱状態で用意する。これら
の接着剤は冷却すると収縮しキャリヤ本体を支持部材に
剛固に引張るようにする。所望に応じ、接着剤の冷却中
キャリヤ本体に成る圧力を加えるようにする。
また、キャリヤ本体を支持部材に他の手段で接続するこ
とができる。例えば、支持部材の上面に環状の溝を形成
し、その直径をキャリヤ本体の直径よりも幾分短くし、
その垂直断面が数μmとなるようにすることができる。
この環状条溝は支持部材の内部ダクトを経て排気し真空
とすることができる。
キャリヤ本体2は1つ又は2つの研磨された主面を具え
る市販の半導体ディスクで造ることができる。これらデ
ィスクの平坦性及び主面の平行性はμmの精度を得るに
必要な要求を満足するものではない。
本発明方法の第1ステツプは完全に平滑かつ平坦で、し
かも、完全に平行なキャリヤ本体2を得ることである。
このキャリヤ本体2を例えは第1a図につき上述したよ
うにその主面の1方を介して支持部材に固着する。次い
で、他の主面を機械的に研磨する。この機械的な研磨作
業は例えばピッチを構成する基板上に含水α−A2□0
.パウダによって実施する。この前研磨作業は、α−^
it’sパウダの粒度を0.3μmとする。後研磨は粒
度が0.05μmのβ−A1.tOsパウダを用いて行
う。従って結局の所、研磨はほぼ10〜25μmとする
。得られた研磨主面は支持面に対し完全に平行となる。
この研磨主面は、キャリヤ本体が支持部材から離脱され
、他の主面が同様に研磨された後支持部材に固着する。
この処理後、平行な主面を有するキャリヤ本体を得るこ
とができる。即ち、例えば直径が10cmのキャリヤ本
体の全体に亘る厚さの変化は0.5μm以下となる。ま
た、平滑性を適宜定めて平均値からの変位が5μm以下
、好適には0.5nm以下とする。
第1b図は支持部材1及びこれに接続されたキャリヤ本
体2を示し、この場合、キャリヤ本体は例えば厚さが0
.5 mで、直径が10cmの先導体に接続する。この
先導体ディスク4はその主面のうち一方の面を介してキ
ャリヤ本体に接続する。相互接続すべき主面は完全に清
浄でダストの無いものとする必要がある。これら主面は
例えばリンギング(wringing)によって相互接
続するのが好適である。これは、両生面のグイボールに
よって達成されるファン デル ワールスの接着である
。その−例は欧州特許出願BP209173に記載され
ている。
次に、先導体ディスク4は第1c図に示すようにその全
長に亘って正確に等しくなるような僅かな厚さが得られ
るまで薄くする必要がある。この際、仕上面に結晶傷害
が存在しないようにする必要がある。次いで、例えば6
0μmの厚さが得られるまで機械的な研磨作業を行う。
かようにして、機械的な高い精度の要求を満足する表面
を得るようにする。この高精度を得るためには、水溶液
中に混合した例えば炭化珪素によって機械的な研磨作業
を行う。このステップで、表面が1員傷するようになる
。この損傷の深さは使用する粒子に依存し、25μmと
なる。
次のステップでは、潤滑化学研磨仕上げにより表面の損
傷を除去する。この潤滑化学研磨仕上げは例えばpII
値が10〜11のN a OH溶液中に混合した平均粒
度が30nmのSiO□粒子を用いて行う。研摩圧力は
例えば300〜500g/cm”とする。損傷の深さに
対する研磨後、例えば30μmの厚さが得られるように
する。表面が損傷していない場合には、逆に、幾何学的
な精度に悪影響を与えるようになる。従って、平行性か
らの変位は例えばlumまたはこれよりも僅かに大きく
なる。
次いで、他の機械的な処理を行うが、これは極めて僅か
な表面損傷を生じる研磨方法にある。この処理では、損
傷の深さは最大で5μmである。
この仕上げ研磨処理は水溶液中に混合した粒度が0.5
〜1μmの研磨粉末CeO□によって行うことができる
。例えばpAN−w  (商標名)として既知の研磨化
学織物を基板として用いることができ、この際100〜
150g/a++”の圧力を加え、研磨作業ハ20%の
回転差を有する2重偏心研磨機で回転しながら行うのが
好適である。極めて高い幾何学的な精度が得られるこの
仕上げ研磨作業は、先導体ディスクの厚さがほぼ15μ
mとなるなで継続させることができる。
仕上げ研摩作業は、先導体層が例えば10μmの厚さと
なるまで上述した所と同様に潤滑化学研磨により行う。
かように材料の除去が僅かであるため、幾何学的な精度
はさほど影響を受けない。
原理的には、研磨ステップを最初に行うことば問題では
ない。機械的なステップによっても高い幾何学的な精度
が得られる。即ち、仕上げ研磨ステップは表面の損傷を
完全に除去する潤滑化学研磨ステップである。硬質材料
を用いる場合には表面の損傷は僅かであり、研磨ステッ
プはさほど重要ではなくなり、所望に応じ、仕上げ研磨
ステップを機械的なステップとすることができる。
次いで、薄い先導体を有するキャリヤ本体を支持部材か
ら離脱する。これがため、光学回路を製造し得る先導体
(第1d図参照)を具える構成素子の組立を行うことが
できる。説明の便宜上厚さ方向の寸法は拡大して示す。
本発明は上述した例にのみ限定されるものではなく、要
旨を変更しない範囲内で種々の変形が可能である。支持
部材の厚さをキャリヤ本体の直径に対して1:8するこ
とができる。実際上、この比はl:4とするのが極めて
好適であることを確かめた。このキャリヤ本体の一時的
な固定は上述したように行うのが好適であるが、これを
他の手段で行うこともできる。
上述した所とは逆に、先導体のキャリヤ本体への永久的
な固定を支持部材から離脱されたキャリヤ本体によって
行うこともできる。この場合にはリンギング作業を一層
機械的に行うことができる。
しかし、先導体ディスクを薄くする前に、支持部材に対
し上記の組合わせを適用する必要がある。
この支持部材に対する上記の組合わせを適用することは
高精度で行う必要がある。
機械的な研磨処理によってキャリヤ本体の幾何学的な精
度は高くなる。所望に応じ、研磨処理により生じるキャ
リヤ本体に対する損傷は潤滑化学研磨処理によって除去
することもできる。
キャリヤ本体に能動電子素子又は例えば光検出用の電子
回路をあらかじめ設けることもできる。
更に、主面を平坦化して先導体上にリンギングを加える
ことができる。所望に応じ、接続すべき主面を5i02
の層で被覆して石英ガラスに対する接着を改善し得るよ
うにする。
また、リンギング前に、先導体に受動又は能動導波路を
あらかじめ設けることができる。この場合にはリンギン
グ後にデバイスをある時間に亘って高温に保持し、接着
性を改善し得るようにする。
先導体層の圧力の発生はトラックのエツチングにより島
を形成し、先導体層を数部分に分割することによって打
消すことができる。
先導体層の厚さは例えば0.1〜100 μmとし、特
に5〜15μmとするのが好適である。この層の厚さは
厚くし過ぎると酸化珪素の成長によって得ることができ
ず、また薄(シ過ぎるとガラス箔の被着によって直接設
けることができない。
所望に応じ、先導体層を光学的に活性な材料、例えばニ
オブ酸リチウム、ガドリウム ガリウムガーネット、そ
の他の合成ガーネット又は導波路構体をリンギング及び
研磨の前後に形成し得るガーネット組成物から製造する
ことができる。
本発明方法によって製造した光学デバイスを用いて例え
ば先導体を半導体レーザ又はセンサに結合することがで
き、また、これを用いて信号を伝送するか又は光学及び
電子デバイスを他の手段で組合わせることができる。
【図面の簡単な説明】
第1a〜ld図は本発明方法の種々 す説明図である。 1・・・支持部材 2・・・キャリヤ本体 3・・・条溝 4・・・先導体ディスク の製造工程を示

Claims (1)

  1. 【特許請求の範囲】 1、先導体材料をディスク状キャリヤ本体の平坦面に設
    けて光学デバイスを製造する方法において、互いに全く
    平行である完全に平滑で、しかも平坦な主表面を有して
    いるキャリヤ本体を形成し、その後、先導体材料から成
    るディスク状本体の平坦な主表面を前記キャリヤ本体の
    主表面と接触させて永久に接着し、その後に前記先導体
    を機械的に研削して所望な最終層厚よりも少なくとも5
    0μmだけ厚い層厚とし、ついで所望な最終層厚よりも
    約10μmだけ厚い層厚が得られるまで前記先導体を交
    互に潤滑化学的及び機械的研磨処理し、その後に前記先
    導体の所望な層厚が得られるまで前記先導体を潤滑化学
    的に研磨することを特徴とする光学デバイスの製造方法
    。 2 前記キャリヤ本体を、両主表面が正確に平坦で、し
    かも平行であり、且つ前記キャリヤ本体の最大寸法の厚
    さに対して少なくとも1:8の厚さを有している支持部
    材に一時的に接続し、その後に前記キャリヤ本体の自由
    主表面を機械的に研磨して少なくとも0.5μmの平坦
    性とし、ついでキャリヤ本体を前記支持部材から取外し
    、研磨した方の主表面を前記支持部材に一次的に接続し
    、その後に前記キャリヤ本体の他方の主表面を少なくと
    も0.5μmの平坦性に研磨して、キャリヤ本体の両主
    表面間の平行性を少なくとも0.5μmとすることによ
    り、前記キャリヤ本体の両主表面を平滑で、平坦で、し
    かも平行とすることを特徴とする請求項1に記載の方法
    。 3、前記支持部材を石英ガラス製とすることを特徴とす
    る請求項2に記載の方法。 4、前記先導体を透明な結晶質製とすることを特徴とす
    る請求項1〜3のいずれかに記載の方法。 5、前記先導体を石英ガラス製とすることを特徴とする
    請求項1〜3のいずれかに記載の方法。 6、前記先導体を前記キャリヤ本体に接着する前に、該
    先導体の接着すべき主表面の側に光学素子を設け、且つ
    該先導体の主表面を平坦にすることを特徴とする請求項
    4又は5に記載の方法。 7、前記キャリヤ本体を、半導体特性を有している材料
    製とすることを特徴とする請求項1〜6のいずれかに記
    載の方法。 8、前記先導体を前記キャリヤ本体に接着する前に、前
    記キャリヤ本体の接着すべき主表面の側に活性半導体素
    子を設け、且つ該キャリヤ本体の主表面を平坦にするこ
    とを特徴とする請求項7に記載の方法。 9、前記キャリヤ本体の主表面の内、前記先導体に接着
    すべき側の主表面に二酸化珪素層を設けることを特徴と
    する請求項7又は8に記載の方法。
JP1210205A 1988-08-16 1989-08-16 光学デバイスの製造方法 Pending JPH02103507A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8802028 1988-08-16
NL8802028A NL8802028A (nl) 1988-08-16 1988-08-16 Werkwijze voor het vervaardigen van een inrichting.

Publications (1)

Publication Number Publication Date
JPH02103507A true JPH02103507A (ja) 1990-04-16

Family

ID=19852764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1210205A Pending JPH02103507A (ja) 1988-08-16 1989-08-16 光学デバイスの製造方法

Country Status (5)

Country Link
US (1) US4994139A (ja)
EP (1) EP0355913B1 (ja)
JP (1) JPH02103507A (ja)
DE (1) DE68911621T2 (ja)
NL (1) NL8802028A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107545A (ja) * 2001-09-27 2003-04-09 Ngk Insulators Ltd リッジ型光導波路素子の製造方法
JP2011062894A (ja) * 2009-09-16 2011-03-31 Seiko Instruments Inc サーマルヘッドおよびプリンタ

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2233152A (en) * 1989-06-10 1991-01-02 Plessey Co Plc Bonding a device to a substrate
JP2985325B2 (ja) * 1991-02-18 1999-11-29 三菱瓦斯化学株式会社 薄銅張回路基板の製造法
US5233464A (en) * 1991-03-20 1993-08-03 Costich Verne R Multilayer infrared filter
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JPH06333892A (ja) * 1993-03-22 1994-12-02 Fuji Electric Corp Res & Dev Ltd 電子デバイス
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5538151A (en) * 1995-01-20 1996-07-23 International Business Machines Corp. Recovery of an anodically bonded glass device from a susstrate by use of a metal interlayer
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
AU2529997A (en) 1996-03-13 1997-10-01 Trustees Of The Stevens Institute Of Technology, The Tribochemical polishing of ceramics and metals
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US20010049031A1 (en) * 1999-03-04 2001-12-06 Christopher H. Bajorek Glass substrate for magnetic media and method of making the same
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
GB0002775D0 (en) * 2000-02-07 2000-03-29 Univ Glasgow Improved integrated optical devices
CN1175401C (zh) * 2000-04-28 2004-11-10 三井金属矿业株式会社 磁记录介质用玻璃基板的制造方法
WO2002076675A1 (fr) * 2001-03-27 2002-10-03 Nippon Sheet Glass Co., Ltd. Substrat pour support d'enregistrement d'informations et procede de production dudit substrat, support d'enregistrement d'informations et feuille de verre ebauche
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP2002329576A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
DE10220045A1 (de) * 2002-05-04 2003-11-13 Zeiss Carl Smt Ag Verfahren zur Herstellung eines optischen Elementes aus Quarzsubstrat
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
GB0505409D0 (en) * 2005-03-16 2005-04-20 Bookham Technology Plc Optic/electronic chip support
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
DE102007007907A1 (de) * 2007-02-14 2008-08-21 Carl Zeiss Smt Ag Verfahren zur Herstellung eines diffraktiven optischen Elements, nach einem derartigen Verfahren hergestelltes diffraktives optisches Element, Beleuchtungsoptik mit einem derartigen diffratkiven optischen Element, Mikrolithografie-Projektionsbelichtungsanlage mit einer derartigen Beleuchtungsoptik, Verfahren zum Herstellen eines mikroelektronischen Bauelements unter Verwendung einer derartigen Projektionsbelichtungsanlage sowie mit einem solchen Verfahren hergestelltes Bauelement
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2305188A1 (de) * 1973-02-02 1974-08-08 Wacker Chemitronic Verfahren zur herstellung von polierten halbleiteroberflaechen
NL7511804A (en) * 1975-10-08 1977-04-13 Du Pont Modified silica sol for polishing silicon and germanium - remaining stable without depolymerisation at high pH for rapid polishing
GB2027556B (en) * 1978-07-31 1983-01-19 Philips Electronic Associated Manufacturing infra-red detectors
US4285714A (en) * 1978-12-07 1981-08-25 Spire Corporation Electrostatic bonding using externally applied pressure
US4436580A (en) * 1983-08-12 1984-03-13 The United States Of America As Represented By The Secretary Of The Army Method of preparing a mercury cadium telluride substrate for passivation and processing
US4554717A (en) * 1983-12-08 1985-11-26 The United States Of America As Represented By The Secretary Of The Army Method of making miniature high frequency SC-cut quartz crystal resonators
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
DE3543002A1 (de) * 1985-12-05 1987-06-11 Bodenseewerk Geraetetech Verfahren zur herstellung von integriert-optischen strukturen in glas
NL8701478A (nl) * 1987-06-25 1989-01-16 Philips Nv Werkwijze voor het vervaardigen van een planaire optische component.
NL8800953A (nl) * 1988-04-13 1989-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderlichaam.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107545A (ja) * 2001-09-27 2003-04-09 Ngk Insulators Ltd リッジ型光導波路素子の製造方法
JP2011062894A (ja) * 2009-09-16 2011-03-31 Seiko Instruments Inc サーマルヘッドおよびプリンタ

Also Published As

Publication number Publication date
DE68911621T2 (de) 1994-06-16
EP0355913A1 (en) 1990-02-28
US4994139A (en) 1991-02-19
EP0355913B1 (en) 1993-12-22
DE68911621D1 (de) 1994-02-03
NL8802028A (nl) 1990-03-16

Similar Documents

Publication Publication Date Title
JPH02103507A (ja) 光学デバイスの製造方法
JP5664471B2 (ja) 半導体用合成石英ガラス基板の製造方法
US5028558A (en) Method of manufacturing a silicon on insulator semiconductor
US5160560A (en) Method of producing optically flat surfaces on processed silicon wafers
JP3352896B2 (ja) 貼り合わせ基板の作製方法
CN112379480B (zh) 波导结构复合衬底的制备方法、复合衬底及光电晶体薄膜
US6051498A (en) Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish
JP3526509B2 (ja) 磁気ディスク用基板
JPH1010348A (ja) 光導波路デバイスの製造方法
WO2006022145A1 (en) Process for manufacturing glass substrate for magnetic recording medium and glass substrate for magnetic recording medium obtained by the process
TW200525625A (en) Process for producing a semiconductor wafer
CN108707970A (zh) 微米级单晶薄膜
JP2604488B2 (ja) 接合ウエハおよびその製造方法
EP0403287A2 (en) Method of polishing semiconductor wafer
CN111965855A (zh) 电光晶体薄膜及其制备方法,及电光调制器
JPS58185500A (ja) シリコン膜製造法
JP2003151939A (ja) Soi基板の製造方法
JP3151478B2 (ja) 結晶体の研磨方法及び研磨治具
JP2018207097A (ja) 半導体用基板およびその製造方法
JP2001110765A (ja) 高精度ウェーハとその製造方法
JPH02267949A (ja) 半導体基板の製造方法
JP7528964B2 (ja) SiCエピタキシャル基板の製造方法
JPH05160087A (ja) 半導体基板の製造方法
JPS62282933A (ja) 精密部品の製造方法
JPH05154761A (ja) 結晶性薄膜の研磨方法