JPH02103046A - Manufacture of mask for producing semiconductor and hard mask blank placing table - Google Patents
Manufacture of mask for producing semiconductor and hard mask blank placing tableInfo
- Publication number
- JPH02103046A JPH02103046A JP63256612A JP25661288A JPH02103046A JP H02103046 A JPH02103046 A JP H02103046A JP 63256612 A JP63256612 A JP 63256612A JP 25661288 A JP25661288 A JP 25661288A JP H02103046 A JPH02103046 A JP H02103046A
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- mask blank
- film
- conductor
- grounded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 18
- 238000003825 pressing Methods 0.000 claims description 5
- 239000000428 dust Substances 0.000 abstract description 16
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 13
- 238000010894 electron beam technology Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 8
- 230000005611 electricity Effects 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract 1
- 229910052804 chromium Inorganic materials 0.000 description 11
- 239000011651 chromium Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
（産業上の利用分野）
本発明は、ハードマスクブランクを用いて半導体製造用
マスクを製作する方法、及びハードマスクブランクを載
置する台に関するものである。Detailed Description of the Invention [Technical Field of the Invention] (Industrial Application Field) The present invention relates to a method of manufacturing a mask for semiconductor manufacturing using a hard mask blank, and a table on which the hard mask blank is placed. It is.
（従来の技術）
半導体装置を製造する際に、ハードマスクブランクを用
いてマスクを製作することが行われる。(Prior Art) When manufacturing a semiconductor device, a mask is manufactured using a hard mask blank.
このハードマスクブランクは第５図に示されるようなも
のである。ガラス基板２の表面に、遮光剤としてのクロ
ムが約８０〜１５０ｎｓの厚さに被着されてクロム＠３
が形成されている。さらにその表面に電子感応レジスト
として例えばポリメチルメタクリレート（ＰＭＭＡ）が
約６０００Ａの厚さに塗布され、レジストのガラス転移
点以上の温度（約１８０℃）で加熱されてレジスト膜４
が形成されている。This hard mask blank is as shown in FIG. Chromium as a light shielding agent is deposited on the surface of the glass substrate 2 to a thickness of about 80 to 150 ns to form chromium@3.
is formed. Furthermore, an electron-sensitive resist such as polymethyl methacrylate (PMMA) is coated on the surface to a thickness of about 6000A, and heated at a temperature above the glass transition point of the resist (about 180°C) to form a resist film.
is formed.
このようなハードマスクブランク１を用いて、半導体製
造用マスクを製作する方法について第６図を参照して説
明する。まず第６図（ａ）のように、ハードマスクブラ
ンク１のレジスト膜４表面に、最適のドーズ量で電子線
を所望のパターンに従って照射する。A method of manufacturing a mask for semiconductor manufacturing using such a hard mask blank 1 will be described with reference to FIG. 6. First, as shown in FIG. 6(a), the surface of the resist film 4 of the hard mask blank 1 is irradiated with an electron beam according to a desired pattern at an optimum dose.
次に、現像液中にハードマスクブランク１を入れて現像
処理を行う。この場合に、電子感応レジストがポジレジ
ストであれば、電子線照射部は主鎖及び側鎖が切断され
て平均分子量が低下し、現像液に溶解する。これにより
、第６図（ｂ）のようなバターニングされたレジスト膜
４ａが形成される。その後、溶解したレジストが再付着
するのを防ぐため、リンスを行う。次に、現像液に浸し
たことによってレジストの硬度及び付着力が低下してい
るため、ハードマスクブランク１を約１２０℃に加熱す
る。Next, the hard mask blank 1 is placed in a developer and developed. In this case, if the electron-sensitive resist is a positive resist, the main chain and side chain of the electron beam irradiated portion are cut, the average molecular weight is reduced, and the resist is dissolved in the developer. As a result, a patterned resist film 4a as shown in FIG. 6(b) is formed. After that, rinsing is performed to prevent the dissolved resist from adhering again. Next, the hard mask blank 1 is heated to about 120° C. because the hardness and adhesion of the resist have been reduced by being immersed in the developer.
その後エツチングを行ってクロム膜３をレジスト膜４ａ
と同一パターンにパターニングして、第６図（Ｃ）に示
されたようなりロム膜３ａとした。After that, etching is performed to remove the chromium film 3 from the resist film 4a.
The ROM film 3a was then patterned to have the same pattern as shown in FIG. 6(C).
そしてレジスト膜４ａを除去して、所望パターンに形成
された遮光膜であるクロム膜３ａと、ガラス２から成る
半導体製造用マスク１ｃとした。Then, the resist film 4a was removed to obtain a semiconductor manufacturing mask 1c consisting of a chromium film 3a as a light shielding film formed in a desired pattern and glass 2.
（発明が解決しようとした課題）
しかしこのようにして半導体製造用マスクを製作する場
合に、以下のような問題があった。電子線４１をレジス
ト膜４に照射すると、レジスト膜４は絶縁体であるため
表面に電荷が蓄積する。この場合に、第７図に示される
ようにドーズ量に比例して静電気量が増大する。この電
荷の存在によってレジスト膜４．４ａの表面上に大気中
の塵埃等が付着する。このことは第８図に示されるよう
にドーズ量の増加と共に静電気量も増大してダスト数が
増えることからも明らかである。またこの付着したダス
ト数は、第９図に示されるように、照射部面積に比例し
て増加する。この結果、ポジ型レジストにおいては現像
残りが生じ、クロム膜３のうちエツチングされるべき部
分が残って黒糸欠陥を誘因することとなっていた。(Problems to be Solved by the Invention) However, when manufacturing a mask for semiconductor manufacturing in this manner, there were the following problems. When the resist film 4 is irradiated with the electron beam 41, charges are accumulated on the surface of the resist film 4 since it is an insulator. In this case, as shown in FIG. 7, the amount of static electricity increases in proportion to the dose amount. Due to the presence of this charge, dust and the like in the atmosphere adheres to the surface of the resist film 4.4a. This is clear from the fact that as the dose increases, the amount of static electricity also increases and the number of dust particles increases, as shown in FIG. Furthermore, the number of attached dust increases in proportion to the area of the irradiated area, as shown in FIG. As a result, development remains in the positive resist, and portions of the chromium film 3 that should be etched remain, causing black thread defects.
またレジスト膜４，４ａの帯ｆｌｓＥｌｋは第１０図に
示されるように、時間が経過してもあまり減衰しないた
め、付着した塵埃は容易にはとれず、上述のような欠陥
を招いていた。In addition, as shown in FIG. 10, the band flsElk of the resist films 4, 4a does not attenuate much over time, so the attached dust cannot be easily removed, leading to the above-mentioned defects.
本発明は上記事情に鑑み、ハードマスクブランクのレジ
スト膜表面への塵埃の付着を防ぐことにより、半導体製
造用マスクを製作する際に欠陥が生じるのを防止しつる
製作方法、及びその製作過程で使用するハードマスクブ
ランク載置台を提供することを目的とした。In view of the above circumstances, the present invention provides a manufacturing method for preventing defects from occurring when manufacturing masks for semiconductor manufacturing by preventing dust from adhering to the resist film surface of a hard mask blank, and a method for manufacturing a mask during the manufacturing process. The purpose was to provide a hard mask blank mounting table for use.
（課題を解決するための手段）
本発明の半導体製造用マスクの製作方法は、露光済みの
前記ハードマスクブランク表面のレジスト膜の電位を大
地と同電位に保った状態で処理を行うことを特徴として
いる。(Means for Solving the Problems) The method for manufacturing a mask for semiconductor manufacturing of the present invention is characterized in that the process is performed while the potential of the resist film on the surface of the exposed hard mask blank is maintained at the same potential as the ground. It is said that
この場合に、前記ハードマスクブランク内の導体膜のう
ち前記ハードマスクブランク側面に露出した部分を接地
することによって前記レジスト膜の電位を大地と同電位
に保つことができる。In this case, the potential of the resist film can be maintained at the same potential as the ground by grounding a portion of the conductive film in the hard mask blank that is exposed on the side surface of the hard mask blank.
本発明のハードマスクブランク載置台は、／１−ドマス
クブランクが載置される底板部と、前記底板部の周囲に
設けられた側壁部とを備え、前記側壁部は前記ハードマ
スクブランク内の導体膜のうち前記ハードマスクブラン
ク側面に露出した部分に接触する導体部を有し、前記導
体部は接地されていることを特徴としている。The hard mask blank mounting table of the present invention includes a bottom plate portion on which a /1-do mask blank is placed, and a side wall portion provided around the bottom plate portion, and the side wall portion is arranged in the hard mask blank. It is characterized in that it has a conductor portion that contacts a portion of the conductor film exposed on the side surface of the hard mask blank, and the conductor portion is grounded.
また本発明のハードマスクブランク載置台として、前記
底板部とその周囲に設けられた側壁部とを備え、この側
壁部に弾性体を介して取り付けられ前記ハードマスク内
の導体膜のうち前記ノ＼−ドマスクブランク側面に露出
した部分に導体部が接触した状態で前記ハードマスクブ
ランク側面を押圧する手段とを備え、前記抑圧手段の前
記導体部が接地されていることを特徴としたものであっ
てもよい。Further, the hard mask blank mounting table of the present invention includes the bottom plate part and a side wall part provided around the bottom plate part, and is attached to the side wall part via an elastic body, and the part of the conductor film in the hard mask is attached to the side wall part through an elastic body. - means for pressing the side surface of the hard mask blank with a conductor section in contact with a portion exposed on the side surface of the hard mask blank, and the conductor section of the suppressing means is grounded. It's okay.
また前記底板部を回転自在な状態に支持し、かつ接地さ
れた接地部を有する支持台をさらに備え、接地されてい
る前記導体部と前記接地部とを電気的な接続状態を保つ
ように構成されたものであってもよい。The base plate is further provided with a support base that rotatably supports the bottom plate part and has a grounded part, and is configured to maintain an electrical connection between the grounded conductor part and the grounded part. It may be something that has been done.
（作 用）
露光済みのハードマスクブランク表面のレジスト膜の電
位を大地と同電位に保った状態で処理を行うことにより
、レジスト膜表面に電荷が蓄積せず、従って塵埃等の付
着が防止される。(Function) By performing the process while maintaining the potential of the resist film on the surface of the exposed hard mask blank at the same potential as the ground, charges will not accumulate on the surface of the resist film, and therefore the adhesion of dust etc. will be prevented. Ru.
このレジスト膜の電位を大地と同電位に保つには、ハー
ドマスクブランク内の導体膜のうちノ１−ドマスクブラ
ンク側面に露出した部分を接地することによって行うこ
とができる。The potential of this resist film can be maintained at the same potential as the ground by grounding the portion of the conductor film inside the hard mask blank that is exposed on the side surface of the node mask blank.
この場合に、導体膜のうちＩ＼−ドマスクブランク側面
に露出した部分に、接地されている導体部が接触をする
載置台にハードマスクブランクを載置することによって
、ハードマスクブランクの導体膜及びレジスト膜の電位
が大地と同電位に保たれる。In this case, by placing the hard mask blank on a mounting table where the grounded conductor part contacts the part of the conductive film exposed on the side surface of the I\-do mask blank, the conductive film of the hard mask blank can be And the potential of the resist film is maintained at the same potential as the ground.
ここで、接地されている導体部を有した抑圧手段が側壁
に弾性体を介して取付けられている場合には、この導体
部がハードマスクブランク側面の導体膜の部分を押圧し
た状態で接触するため、確実に導体膜の電位を大地と同
電位に保つこととなる。Here, if the suppression means having a grounded conductor part is attached to the side wall via an elastic body, this conductor part contacts the conductor film part on the side surface of the hard mask blank while pressing it. Therefore, the potential of the conductive film is reliably maintained at the same potential as the ground.
さらに、底面部が回転自在なハードマスクブランク載置
台にハードマスクブランクを載置した場合には、露光後
の処理を行う際に余分なレジスト膜、導体膜及び塵埃等
の除去が容易である。Furthermore, when a hard mask blank is placed on a hard mask blank mounting table with a rotatable bottom surface, it is easy to remove excess resist film, conductive film, dust, etc. during post-exposure processing.
（実施例）
以下本発明の一実施例について、図面を参照して説明す
る。本発明の一実施例による半導体製造用マスクの製作
方法は、第６図（ａ）のようにハードマスクブランク１
に電子線４１を照射した後、レジスト膜４の電位を大地
の電位と同じに保った状態で後の処理を進める点が従来
と異なっている。(Example) An example of the present invention will be described below with reference to the drawings. A method for manufacturing a mask for semiconductor manufacturing according to an embodiment of the present invention includes a hard mask blank 1 as shown in FIG. 6(a).
The difference from the conventional method is that after irradiating the resist film 4 with an electron beam 41, the subsequent processing is carried out with the potential of the resist film 4 kept at the same potential as the ground potential.
クロム膜３の接地は、第１図に示されたような方法で行
う。導電体であるクロム膜３のうちハードマスクブラン
ク側面に露出している部分に電極１１を接触させ、この
電極１１に接続した導電線１２を接地する。The chromium film 3 is grounded by the method shown in FIG. An electrode 11 is brought into contact with a portion of the chromium film 3, which is a conductor, that is exposed on the side surface of the hard mask blank, and a conductive wire 12 connected to this electrode 11 is grounded.
このようにしてレジスト膜４の電位を大地と同電位に保
つことにより、電子線の照射によって表面に蓄積してい
た電荷が大地へ流れて存在しなくなる。このため、第２
図に示されるように一旦しシスト表面に電荷が蓄積した
場合にも、帯電量をゼロにすることができる。これによ
り、第６図（ｂ）に示された現像処理、さらに第６図（
Ｃ）におけるエツチング、リンス等の処理を行ってもレ
ジスト４，４ａの表面にゴミが静電気によって吸着する
ことがなく、また塵埃等が付着しても容易にこれを除去
することができる。従って、レジスト膜４，４ａ表面へ
の塵埃等の付着が誘発させていたマスクの欠陥を防止す
ることが可能となる。By keeping the potential of the resist film 4 at the same potential as the ground in this manner, the charges accumulated on the surface due to the electron beam irradiation flow to the ground and disappear. For this reason, the second
As shown in the figure, even if charge is once accumulated on the surface of the cyst, the amount of charge can be reduced to zero. As a result, the development process shown in FIG. 6(b), and further the development process shown in FIG.
Even if the etching, rinsing, etc. in step C) are performed, no dust is attracted to the surfaces of the resists 4, 4a by static electricity, and even if dust or the like adheres, it can be easily removed. Therefore, it is possible to prevent defects in the mask caused by adhesion of dust or the like to the surfaces of the resist films 4, 4a.
次に、ハードマスクブランク１を第１図のような状態に
保つ本発明の一実施例によるノ＼−ドマスクブランク載
置台２１について第３図を用いて説明する。台２２は凹
形の断面形状を有しており、底面部２２ａにハードマス
クブランク１を載置し、その周辺を側壁部２２ｂがとり
囲んだ形状となっている。このハードマスクブランク１
のレジスト膜４を、次のような構造により接地している
。導電体である２つのビン２３ａ、２３ｂが、それぞれ
ばね２４ａ、２４ｂを介して側壁部２２ｂに取り付けら
れており、ビン２３ａは導電線２５により接地されてい
る。ビン２３ａ、２３ｂは、それぞれハードマスクブラ
ンク１の側面に露出しているクロム膜３を押圧した状態
で接触を保つ。Next, a node mask blank mounting table 21 according to an embodiment of the present invention, which maintains the hard mask blank 1 in the state shown in FIG. 1, will be explained using FIG. 3. The stand 22 has a concave cross-sectional shape, and has a shape in which the hard mask blank 1 is placed on a bottom surface 22a, and the side wall 22b surrounds the hard mask blank 1. This hard mask blank 1
The resist film 4 is grounded by the following structure. Two conductive bottles 23a and 23b are attached to the side wall 22b via springs 24a and 24b, respectively, and the bottle 23a is grounded by a conductive wire 25. The bottles 23a and 23b maintain contact with each other while pressing the chrome film 3 exposed on the side surface of the hard mask blank 1.
このようにしてハードマスクブランク１を載置すること
により、クロム膜３及びレジスト膜４の電位を大地の電
位と同じに保った状態で現像等の処理を効率よく行うこ
とができる。By placing the hard mask blank 1 in this manner, processing such as development can be efficiently performed while the potentials of the chromium film 3 and resist film 4 are kept at the same potential as the ground potential.
第４図は、本発明の他の実施例によるハードマスクブラ
ンク載置台３１の断面を示したものである。第３図に示
されたハードマスクブランク載置台２１と比較し、台３
２を回転台３６により回転自在に支持し、これに伴って
ビン２３ａ、２４ｂに接続された導電線３５を台３２に
内蔵させて接地させた点が異なっている。他の同じ構成
要素には同じ符号を付して説明を省略する。このような
載置台を用いて現像、エツチング等の処理を行った場合
には、台３２を回転させることによって不要なレジスト
やクロム、塵埃等の除去を容易に行うことができるため
、作業性が向上する。FIG. 4 shows a cross section of a hard mask blank mounting table 31 according to another embodiment of the present invention. In comparison with the hard mask blank mounting table 21 shown in FIG.
2 is rotatably supported by a rotary table 36, and a conductive wire 35 connected to the bins 23a, 24b is built into the table 32 and grounded. Other same components are given the same reference numerals and explanations are omitted. When processing such as development and etching is performed using such a mounting table, unnecessary resist, chrome, dust, etc. can be easily removed by rotating the table 32, which improves work efficiency. improves.
上述した実施例はいずれも一例であって、本発明を限定
するものではない。例えば、本発明の適用対象となるハ
ードマスクブランクは、しゃ光剤としての導体膜を有す
るものであればクロム膜に限らずいずれのハードマスク
ブランクに対しても適用が可能である。またハードマス
クブランクに対する露光は、電子線の照射以外の方法に
より行われたものであってもよい。また、マスクの製作
方法として、第１図のように接地された電極をクロム膜
に接触させて処理を行っているが、レジスト膜の電位を
大地と同電位に保ち得るものであれば、他の方法による
ものであってもよい。さらにハードマスクブランク載置
台としては、ハードマスクブランク側面の導体膜に対し
て、接地された導体部が接触するものであれば第３図、
第４図に示された構造と異なるものであってもよい。The embodiments described above are merely examples and do not limit the present invention. For example, the hard mask blank to which the present invention is applicable is not limited to a chromium film, but can be applied to any hard mask blank that has a conductive film as a light shielding agent. Further, the hard mask blank may be exposed by a method other than electron beam irradiation. In addition, as a mask manufacturing method, processing is carried out by bringing a grounded electrode into contact with the chromium film as shown in Figure 1, but other methods can be used as long as the potential of the resist film can be kept at the same potential as the ground. This method may also be used. Furthermore, as a hard mask blank mounting table, if the grounded conductor part is in contact with the conductive film on the side surface of the hard mask blank, the table shown in FIG.
The structure may be different from that shown in FIG.
以上説明したように本発明の半導体製造用マスクの製作
方法は、露光済みのハードマスクブランク表面のレジス
ト膜の電位を大地と同電位に保った状態で処理を行うも
のであるため、レジスト膜表面に電荷が蓄積せず、静電
気による塵埃等の付着が防止され、現像残りなどが招く
マスクの欠陥の発生を防ぐことができる。またこの場合
に、導体膜のうちハードマスクブランク側面に露出して
いる部分に、接地された導体部が接触をするハードマス
クブランク載置台を用いて処理を行うことによって、マ
スクの欠陥の発生防止を図るとともに作業性の向上も達
成することができる。As explained above, in the method for manufacturing a mask for semiconductor manufacturing of the present invention, the potential of the resist film on the surface of the exposed hard mask blank is maintained at the same potential as the ground. Since no charge is accumulated on the mask, the adhesion of dust and the like due to static electricity is prevented, and the occurrence of mask defects caused by residual development can be prevented. In addition, in this case, the occurrence of mask defects can be prevented by performing processing using a hard mask blank mounting table in which the grounded conductor comes into contact with the part of the conductor film that is exposed on the side surface of the hard mask blank. This makes it possible to achieve improvements in workability as well as improvements in workability.
第１図は本発明の一実施例による半導体製造用マスクの
製作方法を示す説明図、第２図は同製作方法を用いた場
合におけるハードマスクブランクの帯電量の時間的変化
を示した説明図、第３図は本発明の一実施例によるハー
ドマスクブランク載置台の断面図、第４図は本発明の他
の実施例によるハードマスクブランク載置台の断面図、
第５図は本発明の適用対象となるハードマスクブランク
の断面図、第６図は従来の半導体製造用マスクの製作方
法を示す工程別断面図、第７図は従来の電子線照射にお
けるドーズ量と静電気量との関係を示した説明図、第８
図は従来の電子線照射におけるドーズ量と付むしたダス
トの数との関係を示した説明図、第９図は従来の電子線
を照射した部分としない部分の付着したダストの数の相
違を示した説明図、第１０図は従来のハードマスクブラ
ンクの帯電口の時間に対する変化を示した説明図である
。
１、ｌａ、ｌｂ・・・ハードマスクブランク、１ｃ・・
・半導体製造用マスク、２・・・ガラス基板、３゜３ａ
・・・クロム膜、４．４ａ・・・レジスト膜、１１・・
・電極、１２．２５． ３５・・・導電線、１３・・・
電子線、２１．３１・・・ハードマスクブランク載置台
、２２゜３２−・・台、２２ ａ 、 ３２ ａ−底面
部、２２ｂ。
３２ ｂ−、−側壁部、２３ ａ 、 ２３ ｂ−ビン
、２４ａ。
２４ｂ・・・ばね、３６・・・回転台。
出願人代理人 佐 藤 −雄
第５図
Ｉｃ
第６図
第９図
ドーズ１（μＣ／ｃｍ２）
帯電量（−Ｖ）
第１０図FIG. 1 is an explanatory diagram showing a method for manufacturing a mask for semiconductor manufacturing according to an embodiment of the present invention, and FIG. 2 is an explanatory diagram showing temporal changes in the amount of charge of a hard mask blank when using the same manufacturing method. , FIG. 3 is a cross-sectional view of a hard mask blank mounting table according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view of a hard mask blank mounting table according to another embodiment of the present invention.
Fig. 5 is a cross-sectional view of a hard mask blank to which the present invention is applied, Fig. 6 is a cross-sectional view of each step showing a conventional semiconductor manufacturing mask manufacturing method, and Fig. 7 is a dose amount in conventional electron beam irradiation. Explanatory diagram showing the relationship between and the amount of static electricity, No. 8
The figure is an explanatory diagram showing the relationship between the dose amount and the number of attached dust in conventional electron beam irradiation, and Figure 9 shows the difference in the number of attached dust between the conventional electron beam irradiation area and the non-electron beam irradiation area. The illustrated diagram, FIG. 10, is an explanatory diagram showing changes over time in the charging port of a conventional hard mask blank. 1, la, lb...hard mask blank, 1c...
・Mask for semiconductor manufacturing, 2...Glass substrate, 3°3a
...Chromium film, 4.4a...Resist film, 11...
・Electrode, 12.25. 35... Conductive wire, 13...
Electron beam, 21.31...Hard mask blank mounting stand, 22°32-...stand, 22a, 32a-bottom part, 22b. 32 b-, - side wall portion, 23 a, 23 b- bin, 24a. 24b...Spring, 36...Rotary table. Applicant's representative Mr. Sato Figure 5 Ic Figure 6 Figure 9 Dose 1 (μC/cm2) Charge amount (-V) Figure 10
Claims (1)
を製作する工程において、露光済みの前記ハードマスク
ブランク表面のレジスト膜の電位を大地と同電位に保っ
た状態で処理を行うことを特徴とした半導体製造用マス
クの製作方法。 ２、前記ハードマスクブランク内の導体膜のうち前記ハ
ードマスクブランク側面に露出した部分を接地すること
により前記レジスト膜の電位を大地と同電位に保つこと
を特徴とした請求項２記載の半導体製造用マスクの製作
方法。 ３、半導体製造用マスクを製作する工程で用いられるハ
ードマスクブランク載置台において、前記ハードマスク
ブランクが載置される底板部と、前記底板部の周囲に設
けられた側壁部とを備え、前記側壁部は前記ハードマス
クブランク内の導体膜のうち前記ハードマスクブランク
側面に露出した部分に接触する導体部を有し、前記導体
部は接地されていることを特徴としたハードマスクブラ
ンク載置台。 ４、半導体製造用マスクを製作する工程で用いられるハ
ードマスクブランク載置台において、前記ハードマスク
ブランクが載置される底板部と、前記底板部の周囲に設
けられた側壁部と、前記側壁部に弾性体を介して取り付
けられ前記ハードマスク内の導体膜のうち前記ハードマ
スクブランク側面に露出した部分に導体部が接触した状
態で前記ハードマスクブランク側面を押圧する手段とを
備え、前記押圧手段の前記導体部が接地されていること
を特徴としたハードマスクブランク載置台。 ５、前記底板部を回転自在な状態に支持し、かつ接地さ
れた接地部を有する支持台をさらに備え、接地されてい
る前記導体部と前記接地部とは電気的な接続状態を保つ
ように構成されたことを特徴とした請求項３又は４記載
のハードマスクブランク載置台。[Claims] 1. In the process of manufacturing a mask for semiconductor manufacturing using a hard mask blank, the process is performed while maintaining the potential of the resist film on the surface of the exposed hard mask blank at the same potential as the ground. A method for manufacturing a mask for semiconductor manufacturing characterized by the following. 2. Semiconductor manufacturing according to claim 2, characterized in that the potential of the resist film is maintained at the same potential as the ground by grounding a portion of the conductor film in the hard mask blank that is exposed on the side surface of the hard mask blank. How to make a mask. 3. A hard mask blank mounting table used in the process of manufacturing masks for semiconductor manufacturing, comprising a bottom plate portion on which the hard mask blank is placed, and a side wall portion provided around the bottom plate portion, and the side wall portion A hard mask blank mounting table characterized in that the portion has a conductor portion that contacts a portion of a conductor film in the hard mask blank exposed on a side surface of the hard mask blank, and the conductor portion is grounded. 4. In a hard mask blank mounting table used in the process of manufacturing masks for semiconductor manufacturing, a bottom plate portion on which the hard mask blank is placed, a side wall portion provided around the bottom plate portion, and a side wall portion provided on the side wall portion. means for pressing the side surface of the hard mask blank in a state where the conductor part is attached via an elastic body and is in contact with a portion of the conductor film in the hard mask exposed on the side surface of the hard mask blank, the pressing means A hard mask blank mounting table characterized in that the conductor portion is grounded. 5. Further comprising a support base that rotatably supports the bottom plate part and has a grounded part, so that the grounded conductor part and the grounded part maintain an electrical connection state. The hard mask blank mounting table according to claim 3 or 4, wherein the hard mask blank mounting table is configured as follows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256612A JPH02103046A (en) | 1988-10-12 | 1988-10-12 | Manufacture of mask for producing semiconductor and hard mask blank placing table |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63256612A JPH02103046A (en) | 1988-10-12 | 1988-10-12 | Manufacture of mask for producing semiconductor and hard mask blank placing table |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02103046A true JPH02103046A (en) | 1990-04-16 |
Family
ID=17295046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63256612A Pending JPH02103046A (en) | 1988-10-12 | 1988-10-12 | Manufacture of mask for producing semiconductor and hard mask blank placing table |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02103046A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0468274A2 (en) * | 1990-07-12 | 1992-01-29 | Kabushiki Kaisha Toshiba | Method of forming an electrode on a mask for manufacturing semiconductor devices, spinner for applying resist to a semiconductor-manufacturing mask, and mask-housing case |
| JP2002110515A (en) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | Dust collection method for pattern-drawing device |
| DE102007041160B4 (en) * | 2006-09-01 | 2015-04-09 | Nuflare Technology, Inc. | Substrate cover, and apparatus and method for writing with a charged particle beam |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352073A (en) * | 1976-10-22 | 1978-05-12 | Hoya Denshi Kk | Photomask for ic |
| JPS5446479A (en) * | 1977-09-20 | 1979-04-12 | Mitsubishi Electric Corp | Negative plate for photo mask |
| JPS5741638A (en) * | 1980-08-25 | 1982-03-08 | Fujitsu Ltd | Photomask for electron beam |
| JPS59181330A (en) * | 1983-03-31 | 1984-10-15 | Nitto Electric Ind Co Ltd | Exposure processing method |
-
1988
- 1988-10-12 JP JP63256612A patent/JPH02103046A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352073A (en) * | 1976-10-22 | 1978-05-12 | Hoya Denshi Kk | Photomask for ic |
| JPS5446479A (en) * | 1977-09-20 | 1979-04-12 | Mitsubishi Electric Corp | Negative plate for photo mask |
| JPS5741638A (en) * | 1980-08-25 | 1982-03-08 | Fujitsu Ltd | Photomask for electron beam |
| JPS59181330A (en) * | 1983-03-31 | 1984-10-15 | Nitto Electric Ind Co Ltd | Exposure processing method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0468274A2 (en) * | 1990-07-12 | 1992-01-29 | Kabushiki Kaisha Toshiba | Method of forming an electrode on a mask for manufacturing semiconductor devices, spinner for applying resist to a semiconductor-manufacturing mask, and mask-housing case |
| EP0468274A3 (en) * | 1990-07-12 | 1993-07-28 | Kabushiki Kaisha Toshiba | Method of forming an electrode on a mask for manufacturing semiconductor devices, spinner for applying resist to a semiconductor-manufacturing mask, and mask-housing case |
| JP2002110515A (en) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | Dust collection method for pattern-drawing device |
| DE102007041160B4 (en) * | 2006-09-01 | 2015-04-09 | Nuflare Technology, Inc. | Substrate cover, and apparatus and method for writing with a charged particle beam |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986876A (en) | Method for making a mask having a sloped relief | |
| JPH02103046A (en) | Manufacture of mask for producing semiconductor and hard mask blank placing table | |
| JPS6086545A (en) | Mask protective film | |
| JP2863131B2 (en) | Method of manufacturing photomask blanks | |
| JPS5824143A (en) | Photomask | |
| JPH05100410A (en) | Reticule | |
| JPS6159506B2 (en) | ||
| JPH01173717A (en) | Blank plate | |
| JPH05243200A (en) | Method of cleaning glass substrate | |
| JPH0797217B2 (en) | Photomask manufacturing method | |
| JPS58132927A (en) | Formation of pattern | |
| JPH03103850A (en) | Reticle | |
| GB2132789A (en) | Method of pattern generation | |
| JPH01173718A (en) | Photomask and manufacture thereof | |
| JPS6140102B2 (en) | ||
| JPS6142259B2 (en) | ||
| JPS6153849B2 (en) | ||
| JPS6155663B2 (en) | ||
| KR970002449A (en) | How to fix defects on the photomask | |
| JPS61262741A (en) | Masking substrate | |
| JPS594016A (en) | Hard substrate | |
| JPS63182654A (en) | Production of photomask | |
| JPH03255421A (en) | Production of liquid crystal display device | |
| JPS63276052A (en) | Manufacture of photomask | |
| JPS61125019A (en) | Manufacture of ic and photoconductive photoresist composite used therefor |