JPH02102564A - 電子装置およびその作製方法 - Google Patents

電子装置およびその作製方法

Info

Publication number
JPH02102564A
JPH02102564A JP63256702A JP25670288A JPH02102564A JP H02102564 A JPH02102564 A JP H02102564A JP 63256702 A JP63256702 A JP 63256702A JP 25670288 A JP25670288 A JP 25670288A JP H02102564 A JPH02102564 A JP H02102564A
Authority
JP
Japan
Prior art keywords
electronic device
plasma
substrate
protective film
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63256702A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Kazuo Urata
一男 浦田
Naoki Hirose
直樹 広瀬
Itaru Koyama
小山 到
Shinji Imato
今任 慎二
Kazuhisa Nakashita
中下 一寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP63256702A priority Critical patent/JPH02102564A/ja
Priority to EP89118909A priority patent/EP0363936B1/en
Priority to DE68926086T priority patent/DE68926086T2/de
Priority to KR1019890014618A priority patent/KR930007519B1/ko
Priority to CN89108372A priority patent/CN1023165C/zh
Publication of JPH02102564A publication Critical patent/JPH02102564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体装置等の電子部品を基板またはリー
ドフレーム上に有機物を用いて固着する電子装置のワイ
ヤボンディング後、これら全体を真空容器内に保持する
ことにより有機物中の気化成分を脱気せしめるとともに
、この気化有機成分の基板またはグイ上に吸着または付
着した有機物をプラズマアッシングにより除去すること
により、それらの上に残存炭素および酸素を2 XIO
”cm−”以下にせしめることにより、本来密着させる
べき保護膜または有機樹脂との密着性を向上させんとし
たものである。
そして、ダイとそれに密着する保護膜との密着性を向上
させることによりクランク、ふくれ(ダイの裏面側のモ
ールド剤が半田付の際、温度上昇のためダイ近傍の水の
気化により膨れてしまう現象をいう)の発生を防がんと
したものである。
「従来の技術」 従来、本発明人による特許願(半導体装置作製方法、昭
和58年特許願第106452号、昭和58年6月14
日出願)が知られている。
しかし従来は第5図にその概要を示すが、リードフレー
ム(35) 、 (35°)特にICチップがダイアタ
ッチされるダイ(35’)は銅、4270イ等の金属よ
りなり、この表面(裏面)にはエポキシ系の有機樹脂で
ある銀ペースト(24)、そのはみ出た部分(24’)
が設けられている。
そして電子部品をダイアタッチ(24)させる際は10
0〜200℃の熱処理と加圧処理により、ICチップを
ダイ(35’)上に固着させていた。
しかし、ダイアタッチ用の銀ペースト等の有機物中の不
要有機ガス(24”)が脱気し、基板またはリードフレ
ーム上に付着してしまう。このため、この後、ただちに
有機樹脂のモールド(41)処理を行うと、このモール
ド剤と銅または4270イとの間にきわめてはがれやす
い炭素系有機物の吸着物および低級酸化物層(32)が
残存してしまう。
「従来の欠点」 このため、第4図に示した如(、プラスチック・モール
ド・パッケージは、一般に信顛性を低下させる水等がリ
ードフレームのダイの裏面等に集まり、半計付(一般に
260°C13〜10秒の溶融半田中への浸漬を行う)
の際、象、激に気化し、その結果モールド剤が膨張する
応力が働く。そのためダイ(35°)とモールド剤(4
1’)との間の密着性が悪いと、この間の界面で熱歪に
よりクラック(33) 。
(33”)およびボイド(42)の発生を誘発する。
これまでは、絶縁性基板上にリードが形成された基板ま
たは金属リードフレームのダイ(35°)上に電子部品
(以下チップともいう)を固着させていた。この固着材
用にエポキシ系の有機樹脂またはこれと銀とが混合した
銀ペースト等の有機物を含有する固着材(24) 、 
(24’)を用いた。この固着材により電子部品を基板
またはフレーム上に固着させる際に、初期に溶融状態で
あった有機物を化学反応または熱化学反応を伴わせて固
化する。これは安価かつ大量生産にはきわめて優れたも
のである。しかしこの有機物固着材(24) 、 (2
4′)は大気中の室温の状態、ないし加熱(100〜3
00°C)を行うと、この固着後の有機気化成分が残存
する。この残存物は徐々に気化し、基板またはダイの表
面上に吸着するため、この後に形成する保護膜またはモ
ールド樹脂との密着性をも害してしまう。
「発明の構成」 本発明は、かかる従来の口IPまたはフラットパック等
のモールド樹脂された半導体集積回路または複数の電子
部品が基体上に固着されたハイブリッドIC等の電子装
置における信転性の低下を防ぐためになされたものであ
る。銀ペースト等で固着した電子装置に対しては、より
真空にすることにより、脱気する有機物がこれら基板ま
たは金属のリードフレーム上に吸着する。しかし本発明
は、かかる吸着有機物をN、0.0!または酸素のアル
ゴンとの混合気体等によりプラズマアッシング処理を行
うことにより除去し、さらに好ましくは、きわめて吸湿
しやすいモールド樹脂と金属との間に耐湿性の窒化珪素
等の無機材料の保護膜を形成させることを特徴としてい
る。
リードフレームと保護膜との界面での炭素の濃度Gt2
 XIO”cm−3以下好マL < ハフ XIO”c
s+−3以下とすることにより、炭素有機、物の除去と
密着性の向上を計ったものである。
このため、電子装置をターボ分子ポンプで真空排気する
真空容器中に保持することにより、脱気するとともに、
排気処理中のロータリーポンプから逆流するオイルミス
トをも防ぎ、高信頌性を成就するものである。
さらに必要に応じて、この後同じ反応炉で同時に外部加
熱をすることなく、好ましくは室温(プラズマによる自
己発熱は若干ある)で、プラズマ気相法によりこの金属
表面を含めてこれら全ての表面を窒化珪素等の保護膜で
覆ってコーティングを施し、その後にプラスチック・モ
ールド処理による封止を行うことを特徴としている。
第1図は本発明構造のプラスチックDIP(デュアルイ
ンライン型パッケイジ)またはフラットバックパッケイ
ジの縦断面図を示す。
図面において、リードフレームのグイ(35’)に有機
物を含有する銀ペース) (24)等で密着させたチッ
プ(28)を有する。このチップアタッチの際に固着さ
せるための有機物の不要物が(24’)として側周辺に
はみだしている。チップ(28)と、このチップのアル
ミニューム・パッド(38)とステム(35)との間に
、金線(39)のワイヤボンドがなされている。
本発明は、このチップ(28)表面、パッド(38)表
面、ワイヤ(39)表面およびグイ(35’)の裏面に
対し、有機物(24) 、 (24’ )中の不要気体
成分を脱気させ、それらが前記した表面に不本意にも吸
着してしまうが、これを酸化物気体を含有させた雰囲気
でプラズマアッシングを施すことにより酸化して炭酸ガ
スと水とに変成して気化除去する。その後この表面に吸
着している残存する酸化物、例えば低級酸化物、炭酸ガ
ス、水等をアルゴン、窒素またはこれらに水素を添加し
た気体でプラズマクリーニングを行い脱気する。さらに
これら清浄になって密着性が向上する表面上に窒化珪素
等の保護膜(27) 、 (27’)、 (27”’)
、(27″°′)を形成する。
第2図は、本発明の装置の概要を示す。
チップがフレームにボンディングされた構造の基板およ
びそれを複数個集合させた基体(2)(基板および基体
をまとめて基体とも以下では略記する)を複数配設させ
ている。プラズマ処理方法により不要の半固者した有機
物を酸化物気体を用いたプラズマアッシングにより除去
、さらに低級酸化物のアルゴン、窒素またはこれらと水
素とが添加された気体によるプラズマクリーニングによ
り除去する。同一反応炉または連結したマルチチャンバ
方式で、大気にこれらが触れて水等が吸着しないように
しつつ同一反応炉内で反応性気体を切り換えることによ
りジシラン(SizHn)と窒素(N2)とを用い、プ
ラズマ気相法による窒化珪素膜のコーティングを行う。
第2図において、反応系(6)、ドーピング系(5)を
存している。
反応系は、真空容器(以下反応室ともいう)(1)と予
備室(7)とを有し、ゲート弁(9) 、 (9”)と
を有している。反応室(1)は内側に供給側フード(1
3)を有し、入口側(3)よりの反応性気体をフード(
14)のノズル(13)より下方向に吹き出し、排気せ
しめている。
第2図における反応性気体は、フード(13)より枠構
造のホルダ(40)の内側およびフード(13°)によ
り囲まれた内側にてターボ分子ポンプ(20)で5X 
10−’〜I X 10−”torr好ましくはl×1
0−S〜1×10−1torrに5〜30分保持するこ
とによって、第1図における固着剤中の不要有機物ガス
を真空中に脱気し、かつ基板、フレーム等上への吸着を
防いだ。
本発明のプラズマアッシング処理方法は酸素(0□)。
亜酸化窒素(Nzo)’を(19)より供給して用い、
有機物を炭酸ガスと水とに分解気体化して除去している
本発明のプラズマクリーニング処理方法は、アルゴン、
ネオン、ヘリウム、クリプトン等の不活性物気体を(1
5)より、または水素を(18)より、窒素またはアン
モニアを(16)より供給して用いてもよい。しかし質
量が大きくかつ比較的安価でプラズマ化しやすい気体で
あるアルゴンが好ましい。
この真空中に電子装置を配設して、有機物中の不要気体
成分の脱気、電子装置表面上での有機気体成分の不本意
にして再付着した不要有機物成分の除去用のプラズマア
ッシング処理およびその後の酸化物の除去用のプラズマ
クリーニング、次に無機材料の保護膜形成を電子装置を
外気に触れさせることなく第2図の如きプラズマ処理装
置を用いて行った。さらにこの上面にプラスチックモー
ルド(4■)を行った。
二の窒化珪素膜の如き保護膜は室温において、珪化物気
体のジシランを(17)より、さらにア゛ンモニアまた
は窒素を(16)より供給してプラズマ反応炉(1)に
導入し、そこに電磁エネルギを供給するいわゆるプラズ
マ気相法により形成せしめた。
かくの如くして、窒化珪素膜の如き劣化防止用保護膜を
300〜5000人、一般には約1000人の厚さに形
成した後、公知のインジェクション・モールド法により
、有機樹脂例えばエポキシ(例えば、410B)モール
ド法により注入・封止させた。さらにフレームをリード
部(37)にて曲げ、がっタイバを切断する。さらにリ
ード部を酸洗いした後、リードにハンダメツキを行った
この反応容器を用い、プラズマ反応をさせ、基板または
基体(2)上での不要有機物、半有機物、低級酸化物の
除去および保護膜形成を行った。プラズマアッシング処
理、プラズマクリーニング処理またはプラズマCVD反
応後は排出側フード(14”)のノズル(13’)より
排気口(4)を経てバルブ(21)。
ターボ分子ポンプ(20)さらにロータリー型真空ポン
プまたはドライ真空ポンプ(23)に至る。
それぞれの高周波電源(10−1) 、 (10−2)
即ち(10)よりの電磁エネルギは、マツチングボック
ス(251) 、 (25−2)即ち(25)をへて、
1〜500Mtlz、例えば13.56 MHzの周波
数を上下間の一対の同じ大きさの網状電極(If)、 
(11’)に加え、それぞれの電極(11)、(11’
)に供給される。電磁エネルギの位相は180°±30
’以内またはOa±30°以内に位相調整器(26)に
より制御される。電源(10−1) 、 (10−2)
の他端は接地させている。また周辺の枠構造のホルダ(
40)は導体の場合は接地レベル(22)とし、また絶
縁体であってもよい。
反応性気体は、一対の電極(11)、 (12)により
供給された高周波エネルギにより励起させている。
また同一反応炉内における真空処理による脱気、プラズ
マ処理およびプラズマCVD法において、被形成体(2
)(以下基体(2)という)はサポータ(40’)上に
配設された枠構造のホルダ(40)内に一対の電極間の
電界の方向に平行に、さらに、いずれの電極(11)、
 (12)からも離間させている。複数の基体(2)は
互いに一定の間隔(2〜13cm例えば6cm)または
概略一定の間隔を有して配設されている。この多数の基
体(2)は、グロー放電により作られるプラズマ中の陽
光柱内に配設される。
この基体の要部を第3図(C)に示す。
第3図(A)は、基体(2)においてステム(35)。
ダイ(35’)を複数個一体化したリードフレーム上(
45)に、半導体装置(28)がボンディングされた電
子装置(29)を5〜25ケ、ユニット化した基体(4
5)を有する。
複数の半導体チップがポンディングされた1本のリード
フレーム(45)における1つのリードフレーム(基板
)を第3図(B)に示す。
図面ではリードを左側のみ簡単のため示す。このA−A
″での縦断面図を第3図(C)の(29)に示す。
第3図(C)において、リードフレーム<35)、グイ
(35°)、半導体チップ(28)、金属線(39)よ
りなる基板(45)をさらに5〜300本集め、ジグ(
44)により一体化し、基体(2)として構成させてい
る。この基体(2)が第2図における基体(2)に対応
している。これをさらに5〜50枚(図面では7枚)陽
光柱内に第2図では配設している。
第2図に示すごとき本発明方法における有機物の脱気方
法は、室温の条件下での5X10−”〜1×10− l
1torrに保持することに従った。
本発明において、この高真空脱気の後、反応容器内圧力
を中真空の5×104〜5 X 10− ’ Lorr
例えばI X 10−’〜I X 10− ’ tor
rにおいて、酸素プラズマを発生させ、プラズマアッシ
ングを行った。さらにその後プラズマクリーニングを同
一圧力で反応性気体を加えて施し、保護膜としての窒化
珪素膜を形成するに際し、外部より加熱をしなくても充
分に緻密な絶縁膜を作ることができる。
そのプロセス上の1例を以下に示す。
「実施例1」 第2図のプラズマ処理装置およびプラズマCVD装置に
おいて、ドーピング系(5)は珪化物気体であるジシラ
ン(SiJa)を(17)より、また窒化物気体である
アンモニアまたは窒素を(16)より、プラズマ処理用
の非生成物気体であるアルゴンを(15)より、水素を
(18)より、酸素またはN、Oを(19)より供給し
ている。それらは流量計(8)、バルブ(7)により制
御されている。
例えば、大量生産のため基板温度は外部加熱を特に積極
的に行わない室温(プラズマによる自己加熱を含む)と
した。
まず反応空間(1)をI ×10−’〜I ×10−1
torrに5〜15分保持し、その後、5 X 10−
2torrにN、0を導入し、電磁エネルギを与え、プ
ラズマ化し基体(2)の表面の有機吸着物のプラズマア
ッシング処理を5〜15分間行った。即ちこれら酸化物
気体に対し、13.56Ml1zの周波数によりIKH
の出力を一対の電極(11)、 (11°)に電源(1
0)、マツチングボックス(25)をへて供給してプラ
ズマ化した。するとこのダイの裏面に付着しているオイ
ルミスト、不要有機物および水分、低級酸化物を除去し
、新たな金属面を露呈させることができ、成膜する被膜
の密着性を向上させることができた。
さらにこの後、好ましくはアルゴンに置換し、ひきつづ
きプラズマ処理を行った。このアルゴン中に水素を5〜
30体積%添加してもよい。そして吸着している酸化物
を除去した。
次にこのプラズマ処理がなされた被形成面上に保護膜を
同一反応炉で大気にふれさせることなく形成する。即ち
窒化珪素膜を形成する場合、反応性気体は例えば、5i
Jh/Nz = 115とした。これら反応性気体に対
し、13.56MHzの周波数によりIKHの出力を一
対の電極(11) 、 (11’ )に供給した。かく
して平均200〜2000人(1000人±200人)
に約10分(平均速度3A/秒)の被膜形成を行った。
窒化珪素膜はその絶縁耐圧7×10“V/cm以上を有
し、比抵抗は2X10”Ωcmであった。赤外線吸収ス
ペクトルでは864cm−’の5i−N結合の吸収ピー
クを有し、屈折率は2.0であった。
5XNaC1で溶解させた塩水中(95°C)に保有し
たところ、20時間を経ても何らの劣化も見られなかっ
た。このため、本発明の劣化防止用保m!tMとして用
い得ることを証明することができた。
かかる本発明方法で作られた電子装置に対し、85°C
/85χ(相対温度)で1000時間放置して、その後
、半田付けを260°Cで5秒行った。しかしこのモー
ルドには何らのクランクもまたふくれも発生しなかった
さらに85°C/85χで300ケ放置しプラスチック
モルトに吸水させ、その後260°C13秒の加熱を行
う条件の信頼性テストを行った。
その−例を以下の表に示す。
■ プラズマアッシング処理(分) ■ プラズマクリーニング処理(15分)クラック 内
部クラック有の不良品/母数その結果、プラズマアッシ
ング処理、プラズマクリーニング処理および保護膜の形
成を行うと100ケ中不良品零となり、すべて良品(随
1〜5)であった。またプラズマアッシング処理と保護
膜形成の工程でも3/100と不良品はきわめて少なか
った(魔6〜10)。しかしプラズマアッシング処理が
なく、かつ保護膜がない通常の市販品と同じ品質の場合
は、20ケ中20ケが不良品(Nα15)であった。ま
た保護膜があってもアッシング処理がないと一部に不良
品が発生してしまった(Nα11〜12)。
また保護膜がなくてもプラズマアッシング処理およびク
リーニング処理が行われる場合は、1ケの不良のみであ
った( k13)。
第4図は本発明の実験結果の原因の裏付けをとるため、
SIMS(二次イオン質量分析機)で深さ方向の分布と
イオン強度との関係を測定評価したものである。
第4図(A)はプラズマアッシング、プラズマクリーニ
ングおよび保護膜として窒化珪素膜を形成したもので、
表1におけるNα5に対応する。第4図(B)はプラズ
マアッシングもプラズマクリーニングも共に何ら行って
おらず、かつ窒化珪素膜を作って表1におけるNα12
に対応する。第4図(C)はプラズマアッシングはやっ
ているが、プラズマクリーニングを行っていない表1に
おけるNα10に対応する0図面において、領域(55
)は2000人と厚めの深さ分布をとりやすい窒化珪素
が形成されている領域を示す。また、4270イのリー
ドフレームの領域(57) 、界面(56)を示す。こ
の深さ方向の分布は第1図における窒化珪素膜(27″
)の(59)方向の深さ方向に対応している。第4図に
おいて、その縦軸はイオン強度を示す対数目盛りである
また(50)は炭素濃度を示し、窒化珪素中の炭素濃度
(50−2) 、界面の炭素濃度(50−1)、  リ
ードフレム中の炭素濃度(50−3)を示す。珪素の濃
度分布は曲線(51)で示され、窒素の濃度分布は曲線
(52)で示され、酸素の濃度は曲線(53)で示され
ている。
膜中、界面、リードフレーム中に対応して(53−1)
(53−2) 、 (53−3)として示されている。
プラズマアッシングを行わないと第4図(B)に示す如
く、炭素(50)が界面(50−1)で多く、その濃度
もサンプルのバラツキはあるが、3〜20x1oz。
cIll−3ときわめて高密度である。また結果として
窒化珪素中にもその炭素濃度は比較的多い(50−2)
成膜されているものは窒化珪素であることが(51)、
 (52)よりわかる。
またプラズマアッシングをやるがプラズマアッシングを
行わず被膜形成をすると、第4図(C)に示す如く、界
面(56)には酸素(53−2)が残存し、その濃度は
3〜l0XIO”CRI−1と多い。さらにその結果、
膜中にも酸素は多量に混入してしまっている(53−1
)。このため成膜した膜は窒化珪素のつもりでも酸素が
多く入って、むしろオキシナイトライドであると推定さ
れる。
この場合でも、炭素濃度は界面(50−1)、膜中(5
0−2)ともに減少し、プラズマアッシングの効果は十
分である。
このピーク値(50−1)はサンプルによってばらつい
たが、2 X 10”cm−”以下であり、−船釣には
1〜7X10I9ケ/cra”と低い濃度であった。こ
のことが有機物が界面に残存または実質的に残存してい
ないことの間接的な証明になっている。
また第4図(A)は本発明のプラズマアッシングおよび
プラズマクリーニングを行ったものである。
すると炭素濃度も界面(50−1)、膜中(50−2)
において十分小さく、2X10”°cow−”以下好ま
しくは7XIO”ca+−3以下であった。同様に酸素
濃度も2×10toケ/cl13以下の濃度(53−2
)であった。さらにプラズマクリーニングを行い、吸着
存在している酸素を除去したため、窒化珪素膜中(53
−2)においてはその濃度を十分小さくすることができ
た。
その結果、成膜されたものは窒化珪素であることがわか
り、ひいては他の信頬性、例えば耐ナトリウム性で良好
なデータを期待できた根拠となっている。
これらのSIMSのデータより、本発明の酸化物気体の
プラズマアッシング工程は、ダイアタッチ剤がエポキシ
等の有機物を用いる時きわめて有効であると判明できた
。その結果は表1からも明らかである。
一般にアルミニューム・パッドの表面はモールド材と密
着性が悪い。しかし本発明の如くこのアルミパッド(第
1図(38))上に保護膜を形成すると、ここでの密着
性が向上し、加えて窒化珪素膜は水、塩素に対するブロ
ッキング効果(マスク効果)が大きい。このため、本発
明構造の電子装置(例えば半導体集積回路)においては
、PCT  (プレッシャー・クツカー・テスト) 2
atom、120 ’Cの条件下で20時間おいても、
まったく不良が観察されず、従来のICチップが50〜
100フイツトの不良率を有していたが、5〜10フイ
ツトにまでその不良率を下げることが可能になった。
なお本発明においては、高真空下に保持すること、およ
びプラズマアッシング処理において、電気エネルギのみ
ならず、300nm以下の紫外光を同時に加えた光エネ
ルギを用い有機物除去用のフォトクリーニング法を併用
することは有効である。
「効果」 本発明において、酸化物気体を用いたプラズマアッシン
グ処理およびそれに引き続くプラズマクリーニング処理
を室温で行ったため、ダイにチップをアタッチした時に
用いた有機樹脂を加熱して劣化させることがない。また
加熱に必要な電力、時間がいらず、生産性に優れている
。加えて、ダイの裏面に対しても、吸着有機物、低級酸
化物を除去しているため、窒化珪素膜またはモールド剤
である有機樹脂のリードフレームとの密着性を向上させ
ることができた。また保護膜を形成すると、長期間たっ
ても、有機樹脂中の水分、塩素とダイの金属との間で反
応を起こして低級酸化物ができ、信頼性を低下させると
いう欠点がない。そして裏面からの水分の侵入を防ぐこ
とができる。またこの電子装置のPCBへの半導体によ
る装着の際、従来例に示す如く、モールド材が加熱によ
り膨れてしまうことを防ぐことができた。
本発明における保護膜は窒化珪素膜とした。しかしこれ
をDLC(ダイヤモンド・ライク・カーボン)膜、酸化
珪素膜、その他の絶縁膜の単層または多層膜であっても
よい。
さらに本発明において、電子部品チップは半導体素子と
して示したが、その他、絶縁基板上に金属導体が設けら
れ、これらに抵抗、コンデンサを固着させたハイブリッ
ドICであってもよく、ボンディングもワイヤボンディ
ングのみならずフリップチップボンディング、ハンダバ
ンプボンディングでもよい。
本発明において、チップの大きさが大きくなって、ダイ
を用いることなしにモールドする場合がある。しかしそ
の場合も基体としての基板またはリードフレーム、チッ
プのすべてを覆って保護膜を設けることは有効である。
上述した説明においては、リードフレーム上に半導体チ
ップを載置した場合について述べているが、本発明は特
にデュアルインライン型のリードフレームに限るもので
はなく、フラットパック型のリードフレームおよびその
他のリードフレームまたはサーフェイスマウント型チッ
プ等の同様の機能を持つものであっても、同様の効果が
期待できるものである。
【図面の簡単な説明】
第1図は本発明の耐湿テストおよび半田付はテストをし
た後のプラスチック・パッケージ半導体装置の縦断面部
の要部を示す。 第2図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第3図は第2図の装置のうちの基体部の拡大図を示す。 第4図はSIMS(二次イオン質量分析機)での測定評
価結果を示す。 第5図は従来例のプラスチックパッケージを耐湿テスト
および半田付はテストをした後の縦断面図の要部を示す
。 茗 I 第 ダ 図

Claims (1)

  1. 【特許請求の範囲】 1、電子部品を基板上またはリードフレーム上に有機物
    を含有する固着材により固着せしめた電子装置において
    、前記基板またはリードフレーム上での炭素成分を2×
    10^2^0cm^−^3以下のピーク濃度にせしめる
    とともに、前記表面をも覆って無機材料の保護膜を設け
    ることを特徴とする電子装置。 2、特許請求の範囲第1項において、保護膜を覆って有
    機樹脂封止処理を行うことを特徴とする電子装置。 3、電子部品を基板またはリードフレーム上に有機物を
    含有する固着材により固着せしめる電子装置の作製方法
    において、前記電子装置を真空中に保持することにより
    、前記有機物中の気体成分を脱気する工程と、前記電子
    装置を5×10^−^3〜5×10^−^1torrの
    圧力下で酸素または酸化物気体を用いてプラズマ処理す
    る工程と、5×10^−^3〜5×10^−^1tor
    rの圧力下で保護膜をプラズマ気相反応法により形成す
    る工程とを有することを特徴とする電子装置作製方法。 4、特許請求の範囲第3項において、電子装置はプラズ
    マアッシング処理をする工程の後に、残存酸素または酸
    化物を不活性気体または水素のプラズマクリーニング処
    理で除去する工程後、保護膜を形成する工程を有せしめ
    ることを特徴とする電子装置作製方法。
JP63256702A 1988-10-12 1988-10-12 電子装置およびその作製方法 Pending JPH02102564A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63256702A JPH02102564A (ja) 1988-10-12 1988-10-12 電子装置およびその作製方法
EP89118909A EP0363936B1 (en) 1988-10-12 1989-10-11 Method of manufacturing electric devices
DE68926086T DE68926086T2 (de) 1988-10-12 1989-10-11 Verfahren zum Herstellen elektrischer Anordnungen
KR1019890014618A KR930007519B1 (ko) 1988-10-12 1989-10-12 전기장치의 패키지(package) 방법
CN89108372A CN1023165C (zh) 1988-10-12 1989-10-12 电子器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63256702A JPH02102564A (ja) 1988-10-12 1988-10-12 電子装置およびその作製方法

Publications (1)

Publication Number Publication Date
JPH02102564A true JPH02102564A (ja) 1990-04-16

Family

ID=17296288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63256702A Pending JPH02102564A (ja) 1988-10-12 1988-10-12 電子装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPH02102564A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358490A (en) * 1976-11-05 1978-05-26 Mitsubishi Electric Corp Forming method for film
JPS59231840A (ja) * 1983-06-14 1984-12-26 Semiconductor Energy Lab Co Ltd 半導体装置作成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5358490A (en) * 1976-11-05 1978-05-26 Mitsubishi Electric Corp Forming method for film
JPS59231840A (ja) * 1983-06-14 1984-12-26 Semiconductor Energy Lab Co Ltd 半導体装置作成方法

Similar Documents

Publication Publication Date Title
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
JPH0244738A (ja) 電子装置作製方法
US6230719B1 (en) Apparatus for removing contaminants on electronic devices
US6191492B1 (en) Electronic device including a densified region
JP2681167B2 (ja) 電子装置作製方法
JP3786465B2 (ja) 半導体装置及びその製造方法
JPH02102564A (ja) 電子装置およびその作製方法
US6756670B1 (en) Electronic device and its manufacturing method
JPH0276249A (ja) 電子装置およびその作製方法
JP2684387B2 (ja) 電子装置およびその作製方法
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
JPH02181450A (ja) 電子装置作製方法
US20080179760A1 (en) Method for producing a device and device
JPS59231840A (ja) 半導体装置作成方法
KR930007519B1 (ko) 전기장치의 패키지(package) 방법
JPH02106952A (ja) 電子装置
JPH02106954A (ja) 電子装置
JP2683694B2 (ja) 電子装置の作製方法
JPH0642495B2 (ja) 電子装置及びその作製方法
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH0383365A (ja) 電子装置
JPH01292849A (ja) 電子装置作製方法
JPH02106939A (ja) 電子装置用部材の作製方法
JPH01292833A (ja) 電子装置作製方法
JPS6051262B2 (ja) 半導体装置