JPH02101954A - 突入電流低減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 改良立１ 本発明は突入電流低減回路に関し、特にパーソナルコン
ピュータ等のオプションボードにおける突入電流低減回
路に関する。

良嵐肱亘 従来の突入電源低減回路は第２図に示す構成となってい
る。電源と負荷との間の電源ラインに直列に抵抗素子１
を挿入し、この抵抗素子１にて電源投入時の突入電流を
低減するものである。電源投入してから所定時間経径に
、抵抗素子１の両端をリレー２により短絡して定常時に
は抵抗素子１を介さずに直接負荷へ電流を供給している
。

このリレー２を所定時間後にオンさせるべく、遅延回路
４が設けられており、この遅延出力によりリレーコイル
３を励磁する構成となっている。

この様な従来の構成では、リレーを用いるために実装ス
ペースが大きくなり、オプションボードへの組込みが容
易ではなく、またパーソナルコンピュータ等の本体の電
源部に付加するにも、電源部は既存ユニット構成である
ために、その変更も容易ではない。

及曹眩とｌ煎 そこで、本発明はかかる従来のものの欠点を解決すべく
なされたものであって、その目的とするところは、小さ
な実装スペースに収納可能な突入電流低減回路を提供す
ることにある。

主！しとｉ或 本発明によれば、電源投入時に抵抗素子を介して負荷へ
電流を供給することにより突入電流の低減を図るように
した突入電流低減回路であって、前記抵抗素子の両端を
短絡制御するためのトランジスタ素子と、電源投入時に
所定時定数をもって充電される時定数回路とを有し、こ
の時定数回路の充電出力により前記トランジスタ素子の
オン制御をなすようにしたことを特徴とする突入電流低
減回路が得られる。

夫藷贋 以下に本発明の実施例を図面を用いて説明する。

第１図は本発明の実施例の回路図であり、抵抗素子１の
両端には、この抵抗素子を短絡制御するためのＰＮＰト
ランジスタ素子５のコレクタ、エミッタが接続さている
。そして、このトランジスタ素子のオン状態の制御のた
めに、コンデンサ６と抵抗７とからなる時定数回路が設
けられている。

すなわち、コンデンサ６の一端は電源側に接続され、そ
の他端はトランジスタ素子５のベースに接続されると共
に、抵抗７を介して接地されている。

この構成において、電源投入以前はトランジスタ素子５
はオフとなっているから、この状態で電源を投入すると
、負荷へは抵抗素子１を介して電流供給がなされる。電
源投入に応答して、時定数回路のコンデンサ６は、コン
デンサ６と抵抗７とにより定まる時定数により充電され
、コンデンサ６の充電電圧は次第に上昇することになる
。この充電電圧がトランジスタ素子５のオン電圧に達し
た時に、始めてこのトランジスタ素子５がオンとなって
、抵抗素子１は短絡されるのである。

よって、定常電流は抵抗素子１を流れず、この回路での
電圧降下はトランジスタ素子５のコレクタ・エミッタ間
電圧となり、無視可能となる。

１匪立遵１ 以上述べた如く、本発明によれば、少ない小さな部品で
構成できるので、実装スペースが小となってオプション
ボードにも設置できるという効果がある。

また、オプションボードの電流入力部にこの回路を設け
ることができるので、大幅な設計変更も必要がなく、更
には突入電流防止対策を各オプションボードに方組すこ
とにより、パーソナルコンピュータ等の本体の変更は全
く不要となるという効果もある。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は従来の突入
電流低減回路の例を示す図である。 主要部分の符号の説明 １・・・・・・抵抗素子 ５・・・・・・トランジスタ素子 ６・・・・・・コンデンサ ７・・・・・・抵抗

Claims (1)

【特許請求の範囲】
1. （１）電源投入時に抵抗素子を介して負荷へ電流を供給
   することにより突入電流の低減を図るようにした突入電
   流低減回路であって、前記抵抗素子の両端を短絡制御す
   るためのトランジスタ素子と、電源投入時に所定時定数
   をもって充電される時定数回路とを有し、この時定数回
   路の充電出力により前記トランジスタ素子のオン制御を
   なすようにしたことを特徴とする突入電流低減回路。