JPH02101811A - コムフィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラーＴＶやＶＴＲで輝度信号とクロマ信号
の分離を行う場合等に使用されるコムフィルタに関する
。

〔発明の概要〕

本発明はコムフィルタに関し、第１及び１２の遅延線を
直列に接続し、これらの遅延線の人力出力端をそれぞれ
減算回路に接続すると共に、遅延線の入出力端の信号か
ら垂直方向の相関性を検出し、相関性の強い側の減算出
力を取出すことによって、良好な分離出力を得られるよ
うにしたものである。

〔従来の技術〕

例えばＮＴＳＣ方式のカラー映像信号において輝度信号
とクロマ信号とを分離する場合においては、従来からバ
ンドパフフィルタによって分離する方法が多く用いられ
ている。しかしこの方法の場合、例えば３．５８ＭＨｚ
±５ＱＱｋＨｚの帯域内に含まれる輝度信号も全てクロ
マ信号と見なしてしまうため、輝度信号が急峻に変化す
る部分でクロマ信号に輝度信号の高域成分が混入し、ク
ロスカラーと呼ばれる画像の劣化が発生する。

これに対して画面の垂直相関性とクロマ信号の副搬送波
の位相が１水平期間ごとに反転していることとを利用し
た、いわゆるコムフィルタが提案された。第５図はその
回路であって、入力端子（１０１）　からの信号が１水
平期間の遅延線（ＩＨＤＬ）　（１０２）に供給され、
この遅延線（１０２）　　の入出力端の信号が減算回路
（１０３）　　に供給される。これによって減算回路（
１０３）からは輝度信号の相殺された信号が取出され、
この信号がバンドパスフィルタ（Ｂ　Ｐ　Ｆ’＞　（１
０４）に供給されて、分離されたクロマ信号が出力端子
（１０５）　　に取出される。また入力端子（１０１）
　　からの信号がバンドパスフィルタ（１０４）等の信
号遅延に相当する遅延線（Ｄ　Ｌ）　（１０６）を通じ
て減算回路（１０７）　　に供給され、この減算回路（
１０７）　　にバンドパスフィルタ（１０４）　　から
のクロマ信号が供給されて、クロマ信号の除去された輝
度信号が出力端子（１０８）　　に取出される。

〔発明が解決しようとする課題〕

ところがこの場合に、例えば輝度信号のレベルが一定で
途中の走査線からクロマ信号の位相が反転（補色に変化
）したような信号が上述のコムフィルタに供給されると
、この変化した走査線においてクロマ信号の垂直相関性
がないために信号劣化が生じてしまう。すなわち出力端
子（１０８）　　に取り出される輝度信号には変化した
走査線にクロマ信号が残留して、いわゆるドツト妨害を
発生させてしまう。また出力端子（１０５）　　に取り
出されるクロマ信号では変化した走査線のクロマ信号の
°レベルが低下してクロマ信号の垂直解像度が劣化して
しまう。

あるいは輝度信号の垂直相関性のない走査線では、輝度
信号の残留が発生し、この輝度信号にクロマ信号の近傍
の帯域成分があった場合に従来同様のクロスカラーが発
生するおそれがある。

この出願はこのような点にかんがみ、上述のような信号
劣化のない、コムフィルタを提供するものである。

〔課題を解決するための手段〕

本発明は、それぞれ１水平期間の遅延時間を有する第１
及び第２の遅延線（２）、　　（３）が直列に接続され
、上記第１及び第２の遅延線の入出力端がそれぞれ第１
及び第２の減算回路（４）、　　（５）に接続されると
共に、上記第１及び第２の遅延線の入出力端がそれぞれ
フィルタ回路（６）〜（８）を介して第１及び第２の加
算回路（９）、（１０）　　に接続され、これら第１及
び第２の加算回路の出力がそれぞれ絶対値回路（１１）
、　（１２）及び所定電位との比較回路（１３）、　（
１４）を通じて論理演算部（１５）に接続され、この論
理出力にて上記第１及び第２の減算回路の出力を選択（
スイッチ（１８））　　して取出すようにしたコノ、フ
ィルタである。

〔作用〕

これによれば、第１及び第２の加算回路からはそれぞれ
の垂直相関性に相当する信号が取出され、相関性の強い
側の減算出力が選択されることによって、良好な分離出
力を取出すことができる。

〔実施例〕

第１図において、入力端子（１）からの輝度信号＃　ｙ
　ＩＩとクロマ信号“Ｃ”の複合された信号が、それぞ
れ１水平期間の遅延時間を有する第１および第２の遅延
線（１）ｉ　　ＤＬ）（２）及び（３）の直列回路に供
給される。これらの遅延線（２）、　（３）の入出力端
の信号がそれぞれ第１及び第２の減算回路（４）及び（
５）に供給される。

また遅延−（２）、　（３）の入出力端の信号がそれぞ
れバンドパスフィルタ（Ｂ　Ｐ　Ｆ　）　（６）、　（
７）、　（８）を介して第１及び第２の加算回路（９）
及び（１０）に供給される。これらの加算回路（９）、
　（１０）の加算出力がそれぞれ絶対値回路（Ａ　Ｂ　
５）（１１）、　（１２）及びこの絶対値を所定の電位
と比較して２値化するコアリング回路（１３）、　（１
４）　　を通じて論理演算部（１５）に供給される。

一方減算回路（４）、　　（５）の減算出力がそれぞれ
バンドパスフィルタ（１６）、　（１７）　　に供給さ
れて、それぞれクロマ信号に相当する信号■、■が取出
され、これらの信号がスイッチ（１８）の第１及び第２
の固定接点に供給される。

そして上述の演算部（１５）にて、コアリング回路（１
３）、　（１４）　　の出力をそれぞれ■、■とじて、
次の真理値表による論理演算が行われ、この演算出力に
従ってスイッチ（１８）の制御が行われる。

真理値表 これによって制御されたスイッチ（１８）からの信号が
クロマ信号の出力端子（１９）に取出される。

また遅延線（２）の出力端からの信号がバンドパスフィ
ルタ（１６）、　（１７）　等の信号遅延に相当する遅
延線（Ｄ　Ｌ）　（２０）　　を通じて減算回路（２１
）に供給され、この減算回路（２１）にスイッチ（１８
）からのクロマ信号が供給されて、クロマ信号の除去さ
れた輝度信号が出力端子（２２）に取出される。

従ってこの回路において、例えば輝度信号のレベルが一
定で途中の走査線からクロマ信号の位相が反転（補色に
変化）したような信号が入力端子（１）に供給されると
、各部の信号は第２図に示すようになる。ここで図中の
波形はクロマ信号の位相を示している。そしてバンドパ
スフィルタ（６）〜（８）の出力ａ−Ｃにおいて、例え
ば破線の位置で位相が反転されると、本来１水平期間ご
とに反転されるべき位相が同相で連続されることになる
。なおり、　　ｃはそれぞれ１水平期間ずつ遅延されて
いる。

さらにこれらの信号ａ　−Ｃが加算回路（９）、（１０
）に供給されると、位相の反転した走査線で加算出力に
信号が現われ、コアリング回路（１３）、　（１４）　
　の出力■、■が“１”になる。

一方減算回路（４）、　　（５）からの信号■、■は位
相の反転した走査線で減算出力が欠落し、従来はこれら
の信号が取出されることによってドツト妨害等が発生し
ていた。これに対して上述の実施例では論理演算部（１
５）の働きによって（■、■）＝　（０゜１）のときの
み信号■が取出されることによって、出力端、子（１９
）には図示のようなりロマ信号“Ｃ”が取出される。

すなわちこの取出されたクロマ信号″Ｃ”は、遅延線（
２）の出力に含まれるクロマ信号成分と全く等しく、こ
れらの信号が減算回路（２１）に供給されることによっ
て、出力端子（２２）にはドツト妨害の除去された輝度
信号“Ｙ“が取出される。

また輝度信号のレベルが一定で途中の走査線からクロマ
信号が加えられるたような信号では、各部の信号は第３
図に示すようになり、従来■、■の信号が取出されてい
た場合には垂直解像度の劣化が生じていた。これに対し
て信号■、■を用いて選択を行うことにより、図示のよ
うなりロマ信号“Ｃ″が取出される。

さらに輝度信号の垂直相関性のない信号では各部の信号
は第４図に示すようになる。なお波形はクロマ信号の近
傍の輝度信号成分であって、走査線ごとの位相は同相で
ある。従ってこの場合にも、従来■、■の信号が取出さ
れるとクロマ信号に残留した輝度信号によってクロスカ
ラーが発生していたが、信号■、■を用いて選択を行う
ことにより、図示のようにクロスカラーを抑圧したクロ
マ信号“Ｃ２を取出すことができる。

こうして上述の装置によれば、第１及び第２の加算回路
からはそれぞれの垂直相関性に相当する信号が取出され
、相関性の強い側の減算出力が選択されることによって
、良好な分離出力を取出すことができる。

なお上述の回路でバンドパスフィルタ（１６）、　（１
７）はスイッチ（１８）の後に１箇所だけ設けてもよい
。

また論理演算部（１５）の真理値表は、通常■を取出し
、（■、■）＝（１，０）のときのみ■を選択するよう
にしてもよい。

〔発明の効果〕

この発明によれば、第１及び第２の加算回路からはそれ
ぞれの垂直相関性に相当する信号が取出され、相関性の
強い側の減算出力が選択されることによって、良好な分
離出力を取出すことができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図〜第４図はその
説明のための図、第５図は従来の技術の説明のための図
である。 （１）は入力端子、（２）（３）（２０）は遅延線、（
４）（５）（２１）は減算回路、（６）〜（８）（１６
）（１７）はバンドパスフィルタ、（９）（１０）は加
算回路、（１１）　（１２）は絶対値回路、（１３）（
１４）はコアリング回路、（１５）は論理演算部、（１
８）はスイッチ、（１９）　（２２）は出力端子である
。 代 理 同 人 伊 松 藤 隈 秀 貞 盛 α 〜−〜−一一 〜φ〜− 一一一一〜−〜−一 記も８月　じ凸 第３図 説−明記 第２図 ・　〜〜 ｂ〜〜 °〜〜 ａ十ｂ　（−＼）　ｒ＼フ ｂ十Ｃｒ＼７　ｒ＼フ ■　１１ ■　１１ ■　−− ■　−− ℃′−− 説明図 第４図

Claims (1)

1. 【特許請求の範囲】 それぞれ１水平期間の遅延時間を有する第１及び第２の
   遅延線が直列に接続され、 上記第１及び第２の遅延線の入出力端がそれぞれ第１及
   び第２の減算回路に接続されると共に、上記第１及び第
   ２の遅延線の入出力端がそれぞれフィルタ回路を介して
   第１及び第２の加算回路に接続され、 これら第１及び第２の加算回路の出力がそれぞれ絶対値
   回路及び所定電位との比較回路を通じて論理演算部に接
   続され、 この論理出力にて上記第１及び第２の減算回路の出力を
   選択して取出すようにしたコムフィルタ。