JPH02100716A - 演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 （第３〜６図） 課題を解決するだめの手段 作用 実施例 本発明の一実施例　　　　　（第１．２図）発明の効果 （概要） 演算回路に関し、 演算ユニットとレジスタファイルを直接接続した場合で
あっても、例外発生時にレジスタファイルの前データを
破壊することなく保存して、例外処理を容易に行うこと
のできる演算回路を提供することを目的とし、 レジスタファイルから必要なデータ、オペランド等を読
み出し、演算ユニットによって数値演算を行い、演算ユ
ニットの出力データを直接にレジスタファイルに書き込
むとともに、演算ユニットの演算結果に例外が発生する
と、例外フラッグを発生させる演算回路において、前記
レジスタファイルの書込ポート側をリードライトポート
にするとともに、レジスタファイルのデータをリードラ
イトポートを介して読み出し、一時ラッチするランチ手
段と、前記演算ユニットとり−ドライトポ−１−の間に
位置し、レジスタファイルへの書き込み時に演算ユニッ
トからの出力データあるいはラッチ手段のランチ出力を
前記例外フラッグに基づいて択一的に選択してリードラ
イトポートに出力する選択手段と、を設け、例外発生時
には選択手段によりラッチ手段のラッチ出力を選択し、
リードライトポートを介してレジスタファイルにラッチ
手段からの出力データを書き込み、通常時には演算ユニ
ットからの出力データを選択し、リードライトポートを
介してレジスタファイルに通常データを書き込むように
構成する。

〔産業上の利用分野］ 本発明は、演算回路に係り、詳しくは、レジスタファイ
ルと演算ユニットにより演算を行う場合の例外発生時の
処理を容易にした演算回路に関する。

近年、集積回路の集積規模の拡大と高速化の必要性から
、これまで別々のチップ上に実現されることが多かった
数値演算ユニット（例えば、ＡＬｔｌ。

乗算器、除算器等）とレジスタファイルを同一チップ上
に実現する（順向にある。この場合、高速化の点から演
算ユニットに出力データレジスタを設けずに直接データ
をレジスタファイルに書き込んだほうが有利であるが、
演算ユニットにおいて例外が発生した場合に例外処理が
複雑になる。

〔従来の技術〕

従来のこの種の演算回路としては、例えば３図に示すよ
うなもの（以下、第１の従来例という）がある。同図に
示す演算回路は演算ユニット１とレジスタファイル２と
をそれぞれ別のチップ上に実現し、これらの間を入力バ
ス３、出力データパス４等によって接続した例である。

演算ユニット１はパイプライン構成を採り、外部からの
演算の命令要求に従ってレジスタファイル２のリードポ
ートから必要なデータ、オペランド等を取り込んで演算
を実行し、最終段のパイプラインステージから演算デー
タを出力データレジスタ５および例外検出回路６に出力
する。出力データレジスタ５に保持されたデータは次の
サイクルで出力データハス４を介してレジスタファイル
２側のライトポート７によりレジスタファイル２に書込
まれ、このとき、ライトポート７はう・イトアドレスに
従って上記データの書込みアドレスを指定するとともに
、アドレスゲート８を介して供給されるライトイネーブ
ル信号に基づいて書込みを行う。なお、ライトイネーブ
ル信号はＨ“で書込可、“Ｌ”で言送禁止である。

一方、演算ユニット１における最終段のパイプラインス
テージから例外検出回路６に送られたデータにより、例
外検出回路６は例外が発生したか否かを検出する。例外
としては、例えばＩ　ＥＥＥ７５４−１９８５規格の場
合は、Ｉｎｖａｌｉｄ　ｏｐｅｒａＬｉｏｎ、　Ｄｉｖ
ｉｓｉｏｎ　ｂｙ　Ｏ，Ｏｖｅｒｆｌｏｗ、　Ｕｎｄｅ
ｒｆｌｏｗ、　Ｉｎｅｘａｃｔ　Ｒｅ５ｕｌｔがある。

これらの例外が発生した場合にはトラップを発生して例
外処理ルーチンを実行するのが一般的である。この場合
に、例外発生時の出力データはレジスタファイル２には
書き込まず、その書込アドレス（デスティネーションア
ドレス）にある前データを保存する必要がある。

そのため、例外発生時には例外検出回路６の出力に基づ
き例外フラッグレジスタ９が例外フラッグを立て、イン
バータ１０を介してアドレスゲート８に反転信号を出力
する。このため、例外発生時には書込み命令がアクティ
ブになってもライトイネーブル信号が“Ｌ　＋＋のまま
となり、レジスタファイル２への書き込みが阻止されて
前データが保存される。なお、上記各回路は所定のタイ
ミング毎に発生するクロック信号ＣＫに基づいて各処理
を行う。

次に、例外発生時の動作を第４図のタイミングチャート
に基づいて説明する。例外発生時の出力データは演算ユ
ニットｌにおける最終パイプラインステージサイクルで
出力データレジスタ５にフェッチされ、また、このとき
例外の発生は例外検出回路６で検出され、例外フラッグ
レジスタ９に例外フラッグがフェッチされて次のレジス
タファイル書込みサイクルのクロック信号り時に出力さ
れる。また、レジスタファイル書込み命令もこのサイク
ルで入力されるため、本命令と例外フラッグの反転信号
とのＡＮＤ論理がアントゲート８で取られる。これによ
り、ライトイネーブル信号が“Ｌ”状態のままとなり、
例外発生時の出力データは書込まれない。その結果、レ
ジスタファイル２は前データを保持することができる。

ところで、上述の第１の従来例にあっては、レジスタフ
ァイル２への書き込みをみると、出力データレジスフ５
とレジスタファイル２間で１サイクル必要であり、した
がって、パイプラインステージの段数は演算ユニット１
のパイプライン段数＋１段（出力データレジスタ５が相
当）になる。

第１の従来例のように演算ユニット１とレジスタファイ
ル２が別々のチップに実現されている場合は、それぞれ
のＩ１０アクセス時間があるため、このサイクルは必要
である。

しかし、第１の従来例では、近時の要求である集積規模
の拡大と高速化の必要に沿い難いため、演Ｘユニット１
とレジスタファイル２を同一チップ上に実現したもの（
以下、第２の従来例という）が開発されており、第５図
にように示される。

この回路では、第１の従来例に対して出力データレジス
タ、および例外フラッグレジスタが省略され、上記Ｉ１
０アクセス時間を無くし、レジスタファイル２のライト
アクセス時間のみとしている。これは、ライトアクセス
時間は通常演算ユニット１のパイプラインのサイクル時
間に比較してかなり短いため、出力データレジスタとレ
ジスタファイル間で１サククル使用するのは無駄だから
、これをやめるためである。その結果、第２の従来例の
ように演算ユニット１の最終パイプラインステージにレ
ジスタファイル２への書込みまで含めると、パイプライ
ンの段数、トータルの演算速度の点で有利となっている
。

〔発明が解決しようとする課題］ しかしながら、第２の従来例に示す演算回路にあっては
、演算ユニット１が例外を検出せず通常動作をしている
場合にはパイプラインの段数、演算速度の点で存利であ
るが、例外が発生した場合の動作に問題があり、具体的
には、例外発生時にレジスタファイル２のソースデータ
を壊すことがあり、例外処理が複雑になるという欠点が
あった。

第６図は第２の従来例のタイミングチャートであり、本
例では最終パイプラインステージとレジスタファイル２
への書込みは同一サイクルで行われる。したがって、レ
ジスタファイル２の書込命令もこのサイクルで入力され
る。一般に、演算ユニソｌ−１の演算出力が確定するの
は最終サイクルの最後に近い時間である。また、例外が
検出され、例外フラッグが出力されるのも、殆どデータ
出力と同時である。このため、書込命令と例外フラ。

グの反転信号のＡＮＤ論理を取ってライトイネーブル信
号を発生しても、実際は同図に示すように書込不可状態
になるのは例外フラッグ発生後であり、その前まではｇ
込可の状態にあるので、未確定の出力データがレジスタ
ファイル２に書き込まれてしまう。その結果、特に演算
に使用するレジスタファイル２のソースアドレスとデス
ティネーションアドレスが同一の場合には、そのアドレ
スにあった前データ（ソースデータ）が破壊されてしま
う。したがって、ごのデータを用いて次の演算を行うと
エラーが生じ好ましくない。これを防ぐこめには、デー
タの真偽を確かめる等の措置も必要で、結局、例外時の
処理が複雑となり、高速処理に反する。なお、例外が発
生しない通常動作の場合は最終的にば追走データが書き
込まれるため、問題はない。

そこで本発明は、演算ユニットとレジスタファイルを直
接接続した場合であっても、例外発生時にレジスタファ
イルの前データを破壊することなく保存して、例外処理
を容易に行うことのできる演算回路を提供することを目
的としている。

〔課題を解決するための手段］ 本発明による演算回路は上記目的達成のため、レジスタ
ファイルから必要なデータ、オペランド等を読み出し、
演算ユニットによって数値演算を行い、演算ユニットの
出力データを直接にレジスタファイルに書き込むととも
に、演算ユニットの演算結果に例外が発生ずると、例外
フラッグを発生させる演算回路において、前記レジスタ
ファイルのロ込ポート側をリードライトポートにすると
ともに、レジスタファイルのデータをリードライトポー
トを介して読み出し、一時ラッチするラッチ手段と、前
記演算ユニットとリードライトポートの間に位置し、レ
ジスタファイルへのｇき込み時に演算ユニットからの出
力データあるいはランチ手段のランチ出力を前記例外フ
ラッグに基づいて択一的に選択してリードライトポート
に出力する選択手段と、を設け、例外発生時には選択手
段によりラッチ手段のラッチ出力を選択し、リードライ
トポートを介してレジスタファイルにラッチ手段からの
出力データを♂、き込み、通常時には演算ユニットから
の出力データを選択し、リードライトポートを介してレ
ジスタファイルに通常データを害き込むように構成して
いる。

〔作用］ 本発明では、例外発生時に選択手段によりラッチ手段の
ランチ出力が選択され、リードライトボー４を介してレ
ジスタファイルに例外データが書き込まれる。また、通
常時には演算ユニ・ントからの出力データが選択され、
リードライトポートを介してレジスタファイルに通常デ
ータが書き込むまれる。

したがって、演算ユニットとレジスタファイルを同一チ
ップに実現して両者を直接接続した場合であっても、例
外発生時にレジスタファイルの前データが破壊されずに
保存され、例外処理が容易となる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１．２図は本発明に係る演算回路の一実施例を示す図
である。まず、構成を説明する。本実施例の説明に当た
り、第５図に示した従来例と同一構成部分には同一符号
を付してその説明を省略する。したがって、本実施例の
演算回路は演算ユニット１とレジスタファイル２が同一
チンプ上に実現され、両者が出力データレジスタを介さ
ずに直接接続されるタイプのものである。

第１図は演算回路の全体構成図であり、この図において
、レジスタファイル２の書込ボート側はリードライトポ
ート（以下、Ｒ／Ｗボートという）２０として読出しも
できるようになっている。Ｒ／Ｗポート２０のリード側
にはデータラッチ（ランチ手段に相当）２１が接続され
ており、データラ、ンチ２１はＲ／Ｗボート２０を介し
てレジスタファイル２のデータ（同じアドレスの前のデ
ータ）を読出し、インバータ２２を介して人力される反
転クロ・ツクにより１亥読出しデータをラッチする。デ
ータラッチ２１の出力はセレクタ２３に入力されており
、セレクタ２３にはさらに演算ユニット１の出力データ
が出力データパス４を介して人力される。セレクタ（選
択手段に相当）２３は演算ユニット１とＲ／Ｗポート２
０の間に位置し、例外フラッグの値に基づいてＲ／Ｗボ
ート２０への書込みデータを選択する。

すなわち、例外フラッグが“ｌ　１１のときはデータラ
ッチ２１からのラッチデータを選択してＲ／Ｗポート２
０に送り、例外フラッグが“０°“のときは演算ユニッ
ト１からの出力データを選択してＲ／Ｗポート２０に送
る。Ｒ／Ｗボート２０はクロックＣＫの“′Ｈ°゛の区
間で読出しくリード）、“Ｌ”の区間でライトアドレス
に対して書込み（ライト）可能となるもので、ライトイ
ネーブル信号は書き込み命令と、インバータ２４による
クロックの反転信号とのＡＮＤ論理をアンドゲート２５
で取ることによって生成される。

次に、第２図のタイミングチャートに基づいて作用を説
明する。

外部からの演算要求があると、レジスタファイル２のリ
ードボートから必要なデータ、オペランド等が演算ユニ
ット１に取り込まれて演算が実行され、最終段のパイプ
ラインステージから演算データが出力データバス４およ
び例外検出回路６に出力される。このとき、最終パイプ
ラインステージサイクルでレジスタファイル書込命令が
入力されると、レジスタファイル２のＲ／Ｗボート２０
は、まずその・アドレスのデータ（前データ）をクロッ
クの“！１°“の区間に出力し、このデータはデータラ
ッチ２１に取り込まれてラッチされる。その後、クロッ
クの“ｌ　Ｌ　ｌ”の区間でＲ／Ｗポート２０は書込可
の状態になるが、例外が発生しない場合（例外フラング
＝“Ｌｏ”の場合）はセレクタ２３によって出力データ
バス４がＲ／Ｗボート２０に接続され、演算ユニット１
からの出力データが直接にレジスタファイル２の同一の
アドレスに書き込まれる。

一方、例外が発生した場合は既に未確定の出力データの
値がレジスタファイル２に書き込まれ、そのアドレスの
前データは破壊されているため、データラッチ２１の出
力がセレクタ２３で選択され、このデータ（前データ）
が再度レジスタファイル２に書き込まれる。この動作に
よって例外発生時には前データがレジスタファイル２上
に保持される。したがって、例外処理が容易になり、そ
の後の演算処理等も含めて全体的に高速処理を達成でき
る。

なお、本発明は演算ユニットがパイプライン方式のもの
に限らず、他の方式のものにも適用できる。

第５図は第２の従来例の全体構成図、 第６図は第２の従来例の動作のタイミングチャートであ
る。

〔効果〕

本発明によれば、演算ユニットとレジスタファイルを同
一チップ上に実現し、直接接続した場合であっても、例
外発生時にレジスタファイルの前データを破壊すること
なく保存することができ、例外処理を容易なものとする
ことができる。

【図面の簡単な説明】

第１．２図は本発明に係る演算回路の一実施例を示す図
であり、 第１図はその全体構成図、 第２図はその動作のタイミングチャート、第３〜６図は
従来の演算回路を示す図であり、第３図は第１の従来例
の全体構成図、 第４図は第１の従来例の動作のタイミングチャート、 １・・・・・・？Ｊ３Ｅ＋−ニット、 ２・・・・・・レジスタファイル、 ３・・・・・・人力バス、 ４・・・・・・出力データハス、 ２０・・・・・・Ｒ／Ｗボート（リードライトポート）
、２１・・・・・・データラッチ（ラッチ手段）、２３
・・・・・・セレクタ（選択手段）、２４・・・・・・
インハーク、 ２５・・・・・・アンドゲート。 演算ユニット 出力 ヨ＝Ｄ頂口〕 出力データパス ］ＩコＴコＴ レジスタファイル 書き込み命令 −」−−ｍ−−］− 第１の従来例の動作のタイミングチャート第 図 最終パイプラインステージ 第 図

Claims (1)

1. 【特許請求の範囲】 レジスタファイルから必要なデータ、オペランド等を読
   み出し、演算ユニットによって数値演算を行い、 演算ユニットの出力データを直接にレジスタファイルに
   書き込むとともに、演算ユニットの演算結果に例外が発
   生すると、例外フラッグを発生させる演算回路において
   、 前記レジスタファイルの書込ポート側をリードライトポ
   ートにするとともに、 レジスタファイルのデータをリードライトポートを介し
   て読み出し、一時ラッチするラッチ手段と、 前記演算ユニットとリードライトポートの間に位置し、
   レジスタファイルへの書き込み時に演算ユニットからの
   出力データあるいはラッチ手段のラッチ出力を前記例外
   フラッグに基づいて択一的に選択してリードライトポー
   トに出力する選択手段と、を設け、 例外発生時には選択手段によりラッチ手段のラッチ出力
   を選択し、リードライトポートを介してレジスタファイ
   ルにラッチ手段からの出力データを書き込み、 通常時には演算ユニットからの出力データを選択し、リ
   ードライトポートを介してレジスタファイルに通常デー
   タを書き込むように構成したことを特徴とする演算回路
   。