JPH02100132A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02100132A JPH02100132A JP25353288A JP25353288A JPH02100132A JP H02100132 A JPH02100132 A JP H02100132A JP 25353288 A JP25353288 A JP 25353288A JP 25353288 A JP25353288 A JP 25353288A JP H02100132 A JPH02100132 A JP H02100132A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- branch
- micro
- word
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置におけるマイクロプログラム制御
装置に関する。
装置に関する。
従来、この種のマイクロプログラム制御装置は、υＩｔ
ａｌｌ記憶装置より特定のアドレスのマイクロ命令語を
読出し、そのマイクロ命令語に従いシステムを制御する
ものである。マイクロ命令語は、各装置の制御コードと
マイクロプログラムのシーケンスを指示するコード（Ｉ
ＳＯ）およびマイクロプログラムアドレス（ＮＡ）フィ
ールドよりなる。
ａｌｌ記憶装置より特定のアドレスのマイクロ命令語を
読出し、そのマイクロ命令語に従いシステムを制御する
ものである。マイクロ命令語は、各装置の制御コードと
マイクロプログラムのシーケンスを指示するコード（Ｉ
ＳＯ）およびマイクロプログラムアドレス（ＮＡ）フィ
ールドよりなる。
ＩＳＯフィールドは無条件分岐、条件分岐を指示すると
共に条件分岐時は、その分岐条件を指定する。条件分岐
の場合、ＮＡの最下位のビットをＩＳＯフィールドで指
定された分岐条件を示すフラグの値で置き換えることに
より、２ウ工イ分岐などが実現できる。ところが、メモ
リに対してのアドレスそのものを修飾し、読出すマイク
ロ命令を変える場合、デイレ−が大きくなり、実現に問
題が残る。そこで高速にメモリリードするため次のよう
な方式をとる場合が多い。まず、制御記憶装置を複数の
バンクに分ける。例えば２つのバンクに分けた場合を考
えると、アドレスの最下位１ビットを除いたアドレスで
２つのバンクより、それぞれマイクロ命令語を読出す。
共に条件分岐時は、その分岐条件を指定する。条件分岐
の場合、ＮＡの最下位のビットをＩＳＯフィールドで指
定された分岐条件を示すフラグの値で置き換えることに
より、２ウ工イ分岐などが実現できる。ところが、メモ
リに対してのアドレスそのものを修飾し、読出すマイク
ロ命令を変える場合、デイレ−が大きくなり、実現に問
題が残る。そこで高速にメモリリードするため次のよう
な方式をとる場合が多い。まず、制御記憶装置を複数の
バンクに分ける。例えば２つのバンクに分けた場合を考
えると、アドレスの最下位１ビットを除いたアドレスで
２つのバンクより、それぞれマイクロ命令語を読出す。
無条件分岐の場合は読出された２つのマイクロ命令語よ
りアドレスの最下位ビットに対応したマイクロ命令語を
選択する。また、条件分岐の場合は２つのマイクロ命令
語より分岐条件に従い一方を選択することにより２ウ工
イ分岐が高速に大男できる。制御装置を４つのバンクに
分け２ビットの分岐条件フラグを用いることにより、２
ウェイと同様に４ウェイのシーケンス制御も可能となる
。
りアドレスの最下位ビットに対応したマイクロ命令語を
選択する。また、条件分岐の場合は２つのマイクロ命令
語より分岐条件に従い一方を選択することにより２ウ工
イ分岐が高速に大男できる。制御装置を４つのバンクに
分け２ビットの分岐条件フラグを用いることにより、２
ウェイと同様に４ウェイのシーケンス制御も可能となる
。
上述した従来のマイク［ｌプログラム制御装置は、制御
記憶装置をバンクに分割しなければ条件分岐ができない
が、制御記憶装置に用いるデバイスの制約から自由にバ
ンク分割ができない場合がある。
記憶装置をバンクに分割しなければ条件分岐ができない
が、制御記憶装置に用いるデバイスの制約から自由にバ
ンク分割ができない場合がある。
例えば制御記憶装置が最大２バンクまでしか分割できな
いような場合、最大２ウェイまでの分岐しかサポートで
きないことになる。
いような場合、最大２ウェイまでの分岐しかサポートで
きないことになる。
本発明のマイクロプログラム制御装置は、２バンクの制
御記憶装置を有し、次に実行されるマイクロ命令語を選
択する手段として無条件分岐では現在実行中のマイクロ
命令語で指定されたアドレスにより２つの制御記憶装置
より読出されたマイクロ命令語から、前記アドレスの最
下位１ビットで選択されたマイクロ命令語を実行し、ま
た条件分岐では、その分岐条件により選択されたマイク
ロ命令語を実行する手段を有するマイク［］プログラム
制御装置において、 無条件分岐の場合にアドレスの最下位１ビットで選択さ
れなかった側のマイクロ命令語を保持し、条件分岐が指
定された場合は格納されているマイクロ命令語を保持す
るマイクロ命令退避レジスタと、現在実行中のマイクロ
命令語で３ウェイの条件分岐が指定された場合、２つの
制御記憶装置から読出された２つのマイクロ命令語と、
前記マイクロ命令退避レジスタのマイクロ命令語から１
つのマイクロ命令語を選択する手段を有する。
御記憶装置を有し、次に実行されるマイクロ命令語を選
択する手段として無条件分岐では現在実行中のマイクロ
命令語で指定されたアドレスにより２つの制御記憶装置
より読出されたマイクロ命令語から、前記アドレスの最
下位１ビットで選択されたマイクロ命令語を実行し、ま
た条件分岐では、その分岐条件により選択されたマイク
ロ命令語を実行する手段を有するマイク［］プログラム
制御装置において、 無条件分岐の場合にアドレスの最下位１ビットで選択さ
れなかった側のマイクロ命令語を保持し、条件分岐が指
定された場合は格納されているマイクロ命令語を保持す
るマイクロ命令退避レジスタと、現在実行中のマイクロ
命令語で３ウェイの条件分岐が指定された場合、２つの
制御記憶装置から読出された２つのマイクロ命令語と、
前記マイクロ命令退避レジスタのマイクロ命令語から１
つのマイクロ命令語を選択する手段を有する。
したがって、２バンクの制御記憶装置で、３ウ工イ条件
分岐が可能となる。
分岐が可能となる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のマイクロプログラム制御装置の一実施
例を示すブロック図、第２図はマイクロ命令語のフィー
ルド分割を示す図である。
例を示すブロック図、第２図はマイクロ命令語のフィー
ルド分割を示す図である。
本実施例は、アドレスレジスタ２、制御記憶装置１０．
１１、マイクロ命令退避レジスタ３、マイクロ命令レジ
スタ４、分岐制御回路５等を有している。
１１、マイクロ命令退避レジスタ３、マイクロ命令レジ
スタ４、分岐制御回路５等を有している。
マイクロ命令語のフィールドは、ＮＡフィールドとＩＳ
Ｏフィールドと演算回路制御信号のフィールドとからな
る。ＩＳＯフィールドはＢＲ，ＣＢ２、ＣＢ３の３種類
の命令を持ち、ＢＲは無条件分岐、ＣＢ２は２ウ工イ条
件分岐、ＣＢ３は３ウ工イ条件分岐を指定している。２
ウ工イ条件分岐の場合の分岐条件はｂｏ、ｂｌ 、ｂ２
の値で指定され、３ウ工イ条件分岐の場合は、ａ、）、
ａ１ａ２とｂｏ、ｂｌ 、ｂ２の（直でそれぞれ２つの
分岐条件が指定される。ＮＡフィールドは次に実行され
るマイクロ命令語のアドレスを示す。
Ｏフィールドと演算回路制御信号のフィールドとからな
る。ＩＳＯフィールドはＢＲ，ＣＢ２、ＣＢ３の３種類
の命令を持ち、ＢＲは無条件分岐、ＣＢ２は２ウ工イ条
件分岐、ＣＢ３は３ウ工イ条件分岐を指定している。２
ウ工イ条件分岐の場合の分岐条件はｂｏ、ｂｌ 、ｂ２
の値で指定され、３ウ工イ条件分岐の場合は、ａ、）、
ａ１ａ２とｂｏ、ｂｌ 、ｂ２の（直でそれぞれ２つの
分岐条件が指定される。ＮＡフィールドは次に実行され
るマイクロ命令語のアドレスを示す。
アドレスレジスタ２には命令起動時信号線２０２により
命令デコード部より送られてくるマイクロプログラム起
動アドレスが格納される。命令起動信号は、前に実行し
ている命令の終了時にマイクロ命令語により発行される
命令終了信号が用いられる。制御記憶装置１０．１１に
はそれぞれ偶数アドレス、奇数アドレスを持ったマイク
ロ命令語が格納されており、アドレスレジスタ２の最下
位ビットを無視したアドレスを持つマイクロ命令語を読
出すことができる。信号線２０１によって送られたアド
レスのマイクロ命令語は、無条件分岐の場合、分岐制御
回路５を介して送られたアドレスレジスタ２の最下位ピ
ットにより一方が選択され、マイクロ命令レジスタ４に
格納されると同時に選択されたマイクロプログラムのＮ
Ａフィールドはアドレスレジスタ２へ送られる。マイク
ロ命令レジスタ４に格納されたマイクロ命令語に含まれ
る制御信号は信号線４０２を介して各演算回路（不図示
）へ送られる。マイクロ命令退避レジスタ３は３ウェイ
の条件分岐で選択されるマイクロ命令語の１語が格納さ
れるレジスタであり、そのマイクロ命令語は無条件分岐
で選択されなかった側のマイクロ命令語が格納される。
命令デコード部より送られてくるマイクロプログラム起
動アドレスが格納される。命令起動信号は、前に実行し
ている命令の終了時にマイクロ命令語により発行される
命令終了信号が用いられる。制御記憶装置１０．１１に
はそれぞれ偶数アドレス、奇数アドレスを持ったマイク
ロ命令語が格納されており、アドレスレジスタ２の最下
位ビットを無視したアドレスを持つマイクロ命令語を読
出すことができる。信号線２０１によって送られたアド
レスのマイクロ命令語は、無条件分岐の場合、分岐制御
回路５を介して送られたアドレスレジスタ２の最下位ピ
ットにより一方が選択され、マイクロ命令レジスタ４に
格納されると同時に選択されたマイクロプログラムのＮ
Ａフィールドはアドレスレジスタ２へ送られる。マイク
ロ命令レジスタ４に格納されたマイクロ命令語に含まれ
る制御信号は信号線４０２を介して各演算回路（不図示
）へ送られる。マイクロ命令退避レジスタ３は３ウェイ
の条件分岐で選択されるマイクロ命令語の１語が格納さ
れるレジスタであり、そのマイクロ命令語は無条件分岐
で選択されなかった側のマイクロ命令語が格納される。
現在実行中のマイクロ命令語のＩＳＯフィールドは信号
線４０１により分岐制御回路５へ送られ、デコードされ
る。分岐の種類には無条件分岐、２ウ工イ条件分岐、３
ウ工イ条件分岐がある。条件分岐の場合の分岐条件は、
ＩＳＯフィールド内で指定され、信号線５０１により演
算回路（不図示）から送られてくる数種類の信号のうち
、分岐υ制御回路５で任意の条件が選択される。２ウ工
イ分岐の場合、条件は１ビットで制御記憶装置１１０．
１１より出力されるマイクロ命令語のうち一方が選択さ
れ、３ウ工イ分岐の場合、分岐条件は２ビットで、１ビ
ットは２ウ工イ分岐と同様に制御記憶装置１０゜１１の
マイクロ命令語より一方が選択され、ざらにもう１ビッ
トの条件により、選択されたマイクロ命令語とマイクロ
命令退避レジスタ３のマイクロ命令語のうち一方が選択
され、マイクロ命令レジスタ４に格納される。
線４０１により分岐制御回路５へ送られ、デコードされ
る。分岐の種類には無条件分岐、２ウ工イ条件分岐、３
ウ工イ条件分岐がある。条件分岐の場合の分岐条件は、
ＩＳＯフィールド内で指定され、信号線５０１により演
算回路（不図示）から送られてくる数種類の信号のうち
、分岐υ制御回路５で任意の条件が選択される。２ウ工
イ分岐の場合、条件は１ビットで制御記憶装置１１０．
１１より出力されるマイクロ命令語のうち一方が選択さ
れ、３ウ工イ分岐の場合、分岐条件は２ビットで、１ビ
ットは２ウ工イ分岐と同様に制御記憶装置１０゜１１の
マイクロ命令語より一方が選択され、ざらにもう１ビッ
トの条件により、選択されたマイクロ命令語とマイクロ
命令退避レジスタ３のマイクロ命令語のうち一方が選択
され、マイクロ命令レジスタ４に格納される。
以上の方式により２ウェイ、３ウェイの条件分岐が実現
される。また、条件分岐が指定された場合、マイクロ命
令退避レジスタ３はホールドされる。
される。また、条件分岐が指定された場合、マイクロ命
令退避レジスタ３はホールドされる。
第３図はマイクロプログラムのシーケンス例を示してい
る。図中に示されているボックスはマイクロ命令語１つ
を示しており、ボックスを線分で結ぶことでマイクロプ
ログラムのシーケンスを表わしている。第３図（ａ）は
３ウ工イ分岐の例である。ＡでＢｏへ無条件分岐すると
同時にマイクロ命令退避レジスタ３へはＢＯのアドレス
の最下位ビットを反転したアドレスを持つマイクロ命令
語Ｂ１がセットされ、ＢＯで指定された３ウ工イ条件分
岐はＢＯのＮＡで指定されたＧｏ、Ｃ１のマイクロ命令
語と、マイクロ命令退避レジスタ３のＢ１の３語から選
択される。第３図（ｂ）で示されるようにＢＯで条件分
岐が指定された場合、マイクロ命令退避レジスタ３の値
はホールドされるので、Ｂ１でもＢＯと同じ条件下で３
ウ工イ分岐の指定が可能であり、このことによりループ
を形成することも可能である。
る。図中に示されているボックスはマイクロ命令語１つ
を示しており、ボックスを線分で結ぶことでマイクロプ
ログラムのシーケンスを表わしている。第３図（ａ）は
３ウ工イ分岐の例である。ＡでＢｏへ無条件分岐すると
同時にマイクロ命令退避レジスタ３へはＢＯのアドレス
の最下位ビットを反転したアドレスを持つマイクロ命令
語Ｂ１がセットされ、ＢＯで指定された３ウ工イ条件分
岐はＢＯのＮＡで指定されたＧｏ、Ｃ１のマイクロ命令
語と、マイクロ命令退避レジスタ３のＢ１の３語から選
択される。第３図（ｂ）で示されるようにＢＯで条件分
岐が指定された場合、マイクロ命令退避レジスタ３の値
はホールドされるので、Ｂ１でもＢＯと同じ条件下で３
ウ工イ分岐の指定が可能であり、このことによりループ
を形成することも可能である。
以上説明したように本発明は、マイクロ命令退避レジス
タを用いることにより、制御記憶装置に用いるデバイス
の制約などにより十分なバンク分割ができず、３ウ工イ
以上のインタリーブができないようなケースでマイクロ
プログラムに余分なシーケンス制御を意識させることな
く、３ウェイの条件分岐ができる効果がある。
タを用いることにより、制御記憶装置に用いるデバイス
の制約などにより十分なバンク分割ができず、３ウ工イ
以上のインタリーブができないようなケースでマイクロ
プログラムに余分なシーケンス制御を意識させることな
く、３ウェイの条件分岐ができる効果がある。
第１図は本発明のマイクロプログラム制御装置の一実施
例を示すブロック図、第２図はマイクロ命令語のフィー
ルド分割を示す図、第３図はマイクロプログラムシーケ
ンス例を示す図である。 １０．１１・・・制御記憶装置、 ２・・・アドレスレジスタ、 ３・・・マイクロ命令退避レジスタ、 ４・・・マイクロ命令レジスタ、 ５・・・分岐制御回路。
例を示すブロック図、第２図はマイクロ命令語のフィー
ルド分割を示す図、第３図はマイクロプログラムシーケ
ンス例を示す図である。 １０．１１・・・制御記憶装置、 ２・・・アドレスレジスタ、 ３・・・マイクロ命令退避レジスタ、 ４・・・マイクロ命令レジスタ、 ５・・・分岐制御回路。
Claims (1)
- 【特許請求の範囲】 １、２バンクの制御記憶装置を有し、次に実行されるマ
イクロ命令語を選択する手段として、無条件分岐では現
在実行中のマイクロ命令語で指定されたアドレスにより
２つの制御記憶装置より読出されたマイクロ命令語から
前記アドレスの最下位１ビットで選択されたマイクロ命
令語を実行し、また、条件分岐では、その分岐条件によ
り、選択されたマイクロ命令語を実行する手段を有する
情報処理装置において、 無条件分岐の場合に、アドレスの最下位１ビットで選択
されなかった側のマイクロ命令語を保持し、条件分岐が
指定された場合は格納しているマイクロ命令語をホール
ドするマイクロ命令退避レジスタと、 前ステップのマイクロ命令で３ウェイの条件分岐が指定
された場合、２つの制御記憶装置から読出された２つの
マイクロ命令語と、前記マイクロ命令退避レジスタのマ
イクロ命令語から１つのマイクロ命令語を選択する手段
を有することを特徴とするマイクロプログラム制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25353288A JPH02100132A (ja) | 1988-10-06 | 1988-10-06 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25353288A JPH02100132A (ja) | 1988-10-06 | 1988-10-06 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100132A true JPH02100132A (ja) | 1990-04-12 |
Family
ID=17252676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25353288A Pending JPH02100132A (ja) | 1988-10-06 | 1988-10-06 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100132A (ja) |
-
1988
- 1988-10-06 JP JP25353288A patent/JPH02100132A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040193840A1 (en) | Active memory command engine and method | |
| JPS62197830A (ja) | デ−タ処理システム | |
| JPH0248931B2 (ja) | ||
| US5307300A (en) | High speed processing unit | |
| US20030033503A1 (en) | Single instruction having opcode and stack control field | |
| US4674063A (en) | Information processing apparatus having a sequence control function | |
| JPH02100132A (ja) | マイクロプログラム制御装置 | |
| US4747066A (en) | Arithmetic unit | |
| WO2000060457A1 (en) | Parallel data processing | |
| US6405301B1 (en) | Parallel data processing | |
| WO2000077622A1 (en) | Data processor comprising a register stack | |
| JPH0612253A (ja) | マイクロコンピュータ | |
| JPH0778722B2 (ja) | レジスタファイル方式 | |
| JPH0218732B2 (ja) | ||
| JPS58186846A (ja) | マイクロプログラム制御装置 | |
| JPS6260034A (ja) | ストア−ドプログラム方式制御装置 | |
| JPH04135237A (ja) | マイクロプログラム制御情報処理装置 | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPH02208726A (ja) | マイクロプログラム制御装置 | |
| JPS60209837A (ja) | マイクロプログラム制御装置 | |
| JPH02105936A (ja) | データ処理装置 | |
| JPS6136657B2 (ja) | ||
| JPS62140141A (ja) | マイクロプログラム制御装置 | |
| JPS5868159A (ja) | デ−タ処理装置 | |
| JPS61272856A (ja) | プロセツサ制御方式 |