JPH01502101A - 超小形電子回路カードの製造方法 - Google Patents

超小形電子回路カードの製造方法

Info

Publication number
JPH01502101A
JPH01502101A JP63505881A JP50588188A JPH01502101A JP H01502101 A JPH01502101 A JP H01502101A JP 63505881 A JP63505881 A JP 63505881A JP 50588188 A JP50588188 A JP 50588188A JP H01502101 A JPH01502101 A JP H01502101A
Authority
JP
Japan
Prior art keywords
printed circuit
foil
platelet
card
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63505881A
Other languages
English (en)
Other versions
JPH0678038B2 (ja
Inventor
シヤンパーニユ,ダニエル
ル・ロツク,アラン
Original Assignee
ブル・セー・ペー・8
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9352792&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH01502101(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ブル・セー・ペー・8 filed Critical ブル・セー・ペー・8
Publication of JPH01502101A publication Critical patent/JPH01502101A/ja
Publication of JPH0678038B2 publication Critical patent/JPH0678038B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 超小形電子回路カード及びその製造法 本発明は超小形電子回路カードとその製造法に係る。より特定的には、厚さが国 際標準機構(180)のクレジットカード規格に合致する携帯用カードの製造に 適用する。
超小形電子回路カードはプラスチック材料の小形長方形一つもの又は多層板であ って、超小形電子回路を内蔵し、かつその外側には超小形電子回路をカード処理 装置に結合するための接点をもつ。これらの超小形回路はきわめて多様な機構、 例えば借方及び貸方記入などの銀行操作、電話呼出し装置の請求作成、担保物件 への秘密入力等々に当ててもよい。普通は、その意図された用途によって多少と も複雑な処理回路及び/又は記憶回路を含む。実際にはそれらは集積回路又はチ ップとして普及している少なくとも1枚の小形シリコン板1に形成される。
本発明は特に、例えば本出願人によるフランス特許第2337381号(米国特 許第4,216,577号及び4,222,516号)に記載されたようなカー ドに適用する。プリント回路の1面には集積回路が備えられており、他方の面は カードの接点をもつ。
1具体例では、カードは単独に1つものの小板で作られており、その1面はつぎ つぎに周囲予定帯域、深い凹みのその開始部分、及び予定帯域をとり囲む段部を もつ。集積回路は凹み内に収容されており、プリント回路は予定帯域に広がる。
プリント回路を覆い、従ってカバーキャップを形成するはくが段部に添付されて いる。はくはその外面が小板の対応面と事実上同一平面上にあり、プリント回路 の接点と一致する開口を含む。従ってカードの使用は、はく内の開口を介して接 点と結合することによって完了する。
上記の先行技術特許に開広した変形具体例では、小板は予定段部を持たず、さら にプリント回路を覆うはくは小板の対応面全体を覆う。従ってカードは小板とは くとから成る。接点ははく内の開口を介して接近することが可能である。
もう一つの変形具体例は、例えば本出願人のヨー臼ツバ特許出願第020785 2号に記載されている。プリント回路は薄いリボンで作られ、その1方の面の端 部は集積回路を持ち、他方の面の他端部はカードの接点をもつ。従って接点は集 積回路に対してずれている。この配置は幾つかの理由で、特にカードの長い中線 上に接点を位置づけるための規格に合致するために有利であろう。プリント回路 がずれた接点を持つために、集積回路はカードの1角にとどまることができ、こ こでは撓み及びねじれひずみは接点のレベルで明らかに小さい。しかしプリント 回路を単純かつ低原価で作らなければならない時は、接点に対応する開口を備え たはくで覆わなければならない。はくは単なるカバーキャップであるか、又は小 板の全面に延伸してもよい。
これらの具体例から、しばしば超小形電子回路カードの製造には、プリント回路 の支持するカードの接点に接近するため、開口を備えたはくを使用する必要があ ることが分かる。接点に接近するためのはくの厚さは幾つかの欠点をもつ。第1 に、カードの様々な用途が、はくに仕上げ膜を貼り付けることを要求する。第2 に、はくにプリント回路を保護するため良好な機械的強度を与えるため、はくの 最小厚さはかなり大きくなければならない。このため接点はカードの表面内の比 較的深い深さ、例えば0.1Mより深い深さに位置決めされることになる。装置 のコネクタができるだけ広い深さ範囲に適合した上に、有効かつ信頼性のある接 続を確保しなければならないような装置に用いられることができるカードの様々 な製造法が考えられている。
接点の最大深さを比較的低い値に限定するための規格が公布されている。従って 問題は、接点を規格に合せるため、さらにもし可能なら接点をカードの表面と1 司じ高さに実質上設けるため、開口内で接点を持ち上げることである。
開[]内の接点を持ち上げるための現時点での解決法は、開口に対応する接点領 域上に銅を付着させることである。この付着間がかかり費用の高く、しかもあま り用いられない技術を使用することを要求する。
本発明はカードの開口内で接点を持ち上げる問題について、簡単であまり費用の かからない解決法を提供する。
超小形電子回路カードは次を含む。すなわち1方の面が集積回路を支持し、他方 の面が接点をもつプリント回路と、その1方の面がプリント回路によって覆われ た平面帯域と集積回路を収容するための凹みとをもつ小板と、少なくともプリン ト回路を覆いかつ少なくとも1個の開口を介して接点に接近することを許すはく とである。さらにこのカードは前記帯域がはくの開口の下側にボス部を含むこと を特徴とする。
本発明カードの製造方法は、集積回路を収容するための凹みを備えたプラスチッ ク材料の小板の1血上にプリント回路を配置すること、及びプリント回路を予定 の表面積を持ち、かつ少なくとも111i1の開口を介してプリント回路の接点 に接近することを可能にするはくで覆うことから成り、被覆に先立つて該方法が 、小板の前記面ではくの前記予定の表面積を持つ一様に平らな界域内に凹みを作 ること、熱良導体であってはくの前記開口に対応する開口を備えまた少なくとも プリント回路を覆う平らなブレードにより具体化される、ダイスをプリント回路 上部に配置すること、小板を成形温度まで加熱すること、プリント回路の上面が 小板の前記界域とほぼ同一平面上に充分来ることができるほど離してダイスを押 圧し、このようにして小板内にプリント回路を配置するための予定帯域を作りあ げ、帯域にはダイスの開口の下側にボスを設けてあり、次にダイスを後退させる ことから成ることを特徴とする。
本発明の特徴及び利点は、添付図面を参照して1具体例につき詳しく説明するこ とによって明らかとなるであろう。
図の、 第1図は、本発明カードの1具体例を示す第2図のI−I纏に沿う部分断面図、 第2図は、第1図に部分的に示したカードの細部の平面図、第3A−3E図は、 第1図及び第2図に示したカードの製造段階を説明する断面図、 第4図は、本発明カードの第1変形例を図解する第1図に類似の断面図、 第5図は、本発明カードの第2変形例を図解する第1図に類似する断面図、そし て 第6図は、本発明カードの第3変形例を図解する第1図に類似の断面図である。
第1図及び第2図は規格化されたクレジットカードタイプの、本発明用小形電子 回路カード10の好ましい具体例を表す。超小形電子回路は単一の集積回路11 内に含まれ、6個のパッドIlaを介して接近することができる。長方形のカー ド10の1方の面は、図示しないカード処理装置に集積回路11を接続するため の6個の接点12をもつ。カードの同じ面はデータを記載した磁気テープ13を 含む。例として選択した規格によって、磁気テーブシ 13はカードの1つの長辺に近く、接点にはカードの長中11Mの短辺近傍を横 切るか又は隣接する帯域内に配置されている。
従来法によって、カード10はプリント回路14を含み、その1面14aは集積 回路を支え、他面14bは接点12を持つ。面14b上の導1i15はそれぞれ 6個の接点12を集積回路1106個のパッド11aに、よく知られたTAB技 術(テープ自動化結合)によって結合する。このようにして集積回路11のパッ ド11aは導線15の、プリント回路14の絶縁基板11の窓16の囲りに突き 出して取付けられた端部に溶接されている。基板17は普通「カプトン」の商標 で知られる130ミクロメートル(U)の厚さのオーダのプラスチック材料で作 られている。接点12及びS線15は普通プリント回路の基板16に貼付けられ た同じ銅の金属層から始めて作られている。それから接点12fは少なくとも1 つの中間コンパチブル層上に金の被膜を堆積することにより形成される。これら の層はすべて第1図に実線で示されている。集積回路11がMOS形(メタル・ オキサイド・セミコンダクター)であるとすれば、導1115の1つは集積回路 の背面に貼付けられた成極リード18によって例えば銀ベースの導電性接着剤を 用いて延長される。従って図示のプリント回路14はオフセット接点をもつ形式 である。
再び従来法によって、カード10はコアとしても知られる小形中央板19により 具体化され、その2つの大きい面19a、19bはそれぞれ2枚のは<20.2 1及び2枚の!1922.23で覆われている。
小板及び2枚のはくは普通PVC(塩化ポリビニル)のような可撓性プラスチッ クで作られる。はくは同じ厚さをしており、板に対しては例えば130g1 :  500−の比率で薄い。多くの適用例においてはくはプリントされておりその 結果、希望するすべての情報、例えばカードの持主の名前と住所、カードの使用 によってサービスを提供する会社の名前、等々をそこで読取ることができる。実 線は第1図の2枚のは< 20.21の外面に貼付けたプリントを表す、2枚の [122,23は普通プリントを保護し、ドにつやを与え、かつ25ulRのオ ーダーの厚さを持たせる透明P■C結晶で作られている。普通、2枚のはくはそ れぞれの膜で覆われ、次に熱圧縮によって小板に貼付けられる。従って、「はく 」という用語は膜の付いたはくまで意味が広がり、特に請求範囲で述べられると きは語の一般的な意味に含まれなければならない。
再び従来法によって、プリント回路14は板19とはり20との間に挿入される 。板19の面19aは、プリント回路14の而14aに覆われた帯域24と、集 積回路11を収容するための凹み25を持つ。
一 図示の例では凹み25は板19に貫入る穴である。はり20はプリント回路14 を覆い、接点12に一致する開口26を含む。図示の例では2個の開口26のみ が設けられ、各々が3個の接点の1組12に接近することを可能にする。先行技 術によって、プリント回路14は一様に平面をなす帯域24に残留する。この方 法で、接点12は板19の面19aとほぼ同じ高さにあった。これらの条件のF で、接点は全体でおよそ155IJxになるはり20及び膜22の全厚さを通し てしか接近することができない。この種の深さは許容されないから、カードの外 面22aにより近づけ、可能ならばこれと同じ高さにするための開口26内の接 点12を持ち上げることが問題であった。
本発明によれば、帯域24は2個の開口26のそれぞれの下側にボス21を含む 。ボスの高さは好ましくは、はり20と膜22の厚さであり、その結果カード1 0の面22aと同じレベルに接点12を位置させることができる。
図示のボス27は各開口26内に含まれる3個の接点12に共通である。勿論、 単独ボスでも、接点12がすべて同じ開口26内に含まれる場合には充分である 。
このボス27はプリント回路14の取付けに先立って板19上に形成されてもよ いことが理解されよう。例えば、板19は2個のボス21を備えた帯域24を得 るために成形されてもよい。穴25は成形中又は後で作ることもできる。次にプ リント回路が配置され、次にはり20及び21がそれぞれ!!22.23を伴っ て配置され、板19上に押圧固定される。圧力はボス21が開口26内で接点1 2を持ち上げるようにして加えられる。
第3A〜3E図は、第1図及び第2図に示したカード10の別の製造方法である 。
第3A〜3E図は、この方法の中間工程を図解する。第3A図の最初の段階では 、板19のみが存在し、穴25があけられ、一様に平面で平行な2面19a、  19bが備えられている。第3B図では、プリント回路14が凹み25内に収容 された集積回路11と共に、板19の面19a上に配置されている。第3C図で は、ダイス28がプリント回路14上に置かれ、板19、プリント回路14及び ダイス28から成る全体が加熱プレス機30のジョ一部29内に固定される。
ダイス28は、第1図に示すはり20の開口26に一致する開口31を明けられ た一様に平らな金属ブレードである。図示のダイス28はプリント回路14のそ れより広い面積をもつ。ダイス28を構成する金属は良熱導体である。従って、 ブレス1130のジョ一部29によって与えられた熱はプリント回路14と同じ 高さに板19を含む材料を軟らかくし、ジョ一部29によって加えられる圧力は プリント回路14を板19に導く。この作業はダイス28が板19の面19aと 接触するまで続く。例えば普通のpvc板の加圧作業は120℃〜140℃の間 で行われ、これは10分間で達し、60バールの圧力で10分間維持される。プ レスが持、[げられた後、第3D図に示す構造が得られる。この図では、加圧が プリント回路14の上面14bを板19の面19aとほぼ同じ高さに置くように 1)で行なわれることが分かる。このようにして加圧は板面19aの内の予定帯 域24を作る。同時にダイス28の開口31はボス27を形成することができる 。当業者には、この方法によって得られたボス27の高さは、プリント回路の厚 さダイス28の厚さ、及びPVCの軟化温度に左右されることが明らかであろう 。第3E図の段階では、ダイス28は引込められ、凹み25が埋込み物質32′ c満たされる。次にはり20及び21を貼付け、第1図及び第2図に示すカード を得るためそれぞれの膜22,23をかぶせられる。
この方法は幾つかの別の方法で具体化することもできる。例えば集積回路11の 加熱を防ぐため、第3B図の段階で集積回路11なしでプリント回路14だけを 配置し、埋込みに先立って第3E図に示す段階で集積回路を溶接しても充分であ る。他方では第3A図で、板19にはり21及びもしあれば股23を取付けるこ とから始め、あるいは同様にして、2つの平行面を持ちその一面に凹み25を完 全に設置プた1つものの板から出発してもよい。
さらにダイス28はプリント回路14だけを覆う良熱導体である平面ブレードで あってもよい。この場合には制御停止装置が、プリント回路が板19に導かれる 深さを制御するため用いられるべきであろう。図示のようにプリント回路を超え てブレードを延伸させる利点は、ブレードを板面19aに対する停止手段と1ノ で用いることができることである。
第4図及び第5図は、上に説明した方法及びその変形例によって作られるような 本発明カード10の2つの変形Q体側を表す。
第4図及び第5図の変形例でも不変のままである第1図の素子には同じ参照番号 を付しである。第4図及び第5図はオフセット接点14をもつプリント回路の2 つの変形具体例に相当する。
第4図及び第5図では、プリント回路は現在ではワイヤボンディングとして公知 のワイヤ接続用に設計されている。
第4図では、プリント回路114は回路14とは集積回路11の高さの点だけが 異なる。リード線18は面114aと同じ高さで開口1Gを閉じる。集積回路1 1はリード線18を接着した背面を持ち、バッドllaは対応する導I!15に 、基板17の穴34を通る導線33によって結合する。
第5図では、プリント回路11はもはや第1図及び第4図のように窓16を介し て結合せず、導線15及び接点12はプリント回路214の面214a上に配置 される。従って、接点は基板17内に設けられた窓35を介するのでなければ、 而214bから接近することができない。各ボス27は従って基板17及びはり 20の厚さを補償しなければならない。より有利には、はり20及び/又は基板 11は、導115又は接点14内に各ボス27によって形成された角度の高さに 強い圧力を及ぼさないように薄くされるであろう。
第6図は本発明カード10のもう一つの変形具体例を示す。この変形例では、プ リント回路314はもはや上記のようなオフセット接点付きのプリント回路では ない。その代り上記フランス特許第2337381号に開示したようなプリント 回路である。図示の例では、2列の接点12がプリント回路314の基板17内 に設けられた開口16の2つの相対側」−に配置されている。導線15は開01 Gの囲りに突出して配ぼされ、集積回路11のバッド11aにTAB技術によっ て溶接される。カード10は1つものの小板319から成り、その面319aは 同軸である凹み25、帯域24及び段部36を持つ。プリント回路314は帯域 24上にあり、集積回路11は凹み25内に収容されている。第1図〜第5図の はり20はここでは段部36に貼付けられ、かつ板319の面319aと同一平 面上にあるカバーキャップに限定される。カバーキャップ320は接点12の2 列に接近することを可能にするための2個の開[]26を持つ。本発明によれば 、帯1@24は前記図と同じ方法で各開口26の下側に1個のボス27を持つ。
段部36は省略してもよく、はり20は板319の全面319aの上に延伸して もよいことが理解されるであろう。
第1図及び第3A〜3E図に関して説明した製造法はまた、ここに指摘した第2 変形例にも適用することができる。第1図に示すカードの板19及びはり20及 び21を含む装置は第3A図でくし は第6図のむき出し板319を含む。段部36及びカバーキャップ20を備えた 1つもの板319によって全体が形成される第6図に示すカード10の場合は、 第3A図に相当する初期状態は、凹み25を備え、段部26の深さをもちかつ段 部の表面積を持つ予定界1つもの板319であることは明らかである。帯域24 とそのボス27は、プリント回路314がその上面314bが段部36とほぼ同 一平面上にくるまで押圧されるとき形成されるであろう。前記界域37は勿論、 もしはり20が面319aの上に配回されるならばこの面RG、3A FIG、4 国際調査報告 国際調査報告

Claims (15)

    【特許請求の範囲】
  1. 1.1方の面(14a)が集積回路(11)を支持し、かつ他方の面(14b) が接点(12)を持つプリント回路(14)と、1方の面(19a)がプリント 回路によって覆われた平面帯域(24)及び集積回路を収容するための凹み(2 5)を持つ小板(19)と、少なくともプリント回路を覆いかつ少なくとも1個 の開口(26)を介して接点に接近することを許すはく(20)とから成ってお り、帯域(24)がはく(20)の開口(26)の下側にポス(27)を含んで いることを特徴とする超小形電子回路カード(10)。
  2. 2.ポスの高さが、接点がはく(20)の外面(22a)とぼ同一平面上にある ようになっていることを特徴とする請求の範囲1に記載のカード。
  3. 3.はくが小板の前記面の全体に及んで延伸することを特徴とする請求の範囲1 又は2に記載のカード。
  4. 4.はくが帯域(24)を取り囲む段部(36)に固定されかつ小板の前記面と 事実上同一平面上に取付けられたカバーキャップであることを特徴とする請求の 範囲1又は2に記載のカード。
  5. 5.プリント回路(14,114,314)が、小板(19)の帯域(24)を 覆いかつ基板の窓(16)内に配置された集積回路(11)の接点(12)を結 合する導線(15)を支持する基板(17)によって具体化されることを特徴と する請求の範囲1から4のいずれか一項に記載のカード。
  6. 6.プリント回路(214)が初めは小板(19)の帯域(24)を覆う基板( 17)によって具体化され、かつその接点(12)が基板の窓(35)を介して 接近できることを特徴とする請求の範囲1から4のいずれか一項に記載のカード 。
  7. 7.ポス(27)が小板へのプリント回路の取付けに先立って形成されることを 特徴とする請求1から6のいずれか一項に記載のカード。
  8. 8.集積回路(11)を収容するための凹み(25)を備えたプラスチック材料 の小板(19)の1面(19a)上にプリント回路(14)を配置すること、及 びプリント回路を予定の表面積を持ち、かつ少なくとも1個の開口(26)を介 してプリント回路の接点(12)に接近することを可能にするはく(20)で覆 うことから成り、さらに被覆に先立って、小板(19)の前記面(19a)のは く(20)の前記予定表面積をもつ一様に平らな界域(37)内に凹み(25) を作ること、熱良導体であり、かつはくの前記開口(26)に対応する開口を備 え、また少なくともプリン ト回路を覆う平らなプレによい具体化これるダイス(28)をプリント回路(1 4)の上部に配置すること、小板を成形温度に加熱すること、プリント回路の上 面(14b)が小板の前記異域(37)とほぼ同一平面上に充分来ることができ るほど離してダイスを押圧し、このようにして小板内にプリント回路(14)を 配置するための予定帯域(14)を作りあげ、予定帯域にはダイスの開口の下側 にポス(27)を設けてあり、次にダイスを後退させることから成ることを特徴 とする請求の範囲1から6のいずれか一項に記載のカードを製造する方法。
  9. 9.界域(37)が板(19)の面(19a)の表面積を持つことを特徴とする 請求の範囲8に記載の方法。
  10. 10.はく(20)が板の面(19a)内の予定段部(36)に貼付けられたカ バーキャップを形成し、また界域(37)が段部(36)の深さを持つことを特 徴とする請求の範囲8に記載の方法。
  11. 11.プリント回路(14)が集積回路(11)を備えていることを特徴とする 請求8から10のいずれか一項に記載の方法。
  12. 12.凹み(25)が板を貫く穴であることを特徴とする請求の範囲8から11 のいずれか一項に記載の方法。
  13. 13.集積回路(11)をまだ備えていないプリント回路(14)について、方 法がボスの形成後、集積回路(11)を板(19)の穴(25)内のプリント回 路(14)に接続することを含むことを特徴とする請求の範囲12に記載の方法 。
  14. 14.穴を埋込み物質(32)で満たすことを含むことを特徴とする請求の範囲 12又は13に記載の方法。
  15. 15.板(19)の他方の面(19b)を第2のはく(21)で覆うことを含む ことを特徴とする請求の範囲12から14のいずれか一項に記載の方法。
JP63505881A 1987-07-02 1988-07-01 超小形電子回路カードの製造方法 Expired - Lifetime JPH0678038B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR87/9380 1987-07-02
FR8709380A FR2617666B1 (fr) 1987-07-02 1987-07-02 Carte a microcircuits electroniques et son procede de fabrication
PCT/FR1988/000350 WO1989000340A1 (fr) 1987-07-02 1988-07-01 Carte a microcircuits electroniques et son procede de fabrication

Publications (2)

Publication Number Publication Date
JPH01502101A true JPH01502101A (ja) 1989-07-27
JPH0678038B2 JPH0678038B2 (ja) 1994-10-05

Family

ID=9352792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63505881A Expired - Lifetime JPH0678038B2 (ja) 1987-07-02 1988-07-01 超小形電子回路カードの製造方法

Country Status (9)

Country Link
US (1) US5097117A (ja)
EP (1) EP0297991B2 (ja)
JP (1) JPH0678038B2 (ja)
CA (1) CA1303241C (ja)
DE (1) DE3869492D1 (ja)
ES (1) ES2031258T5 (ja)
FR (1) FR2617666B1 (ja)
HK (1) HK92295A (ja)
WO (1) WO1989000340A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559834B2 (ja) * 1989-01-12 1996-12-04 三菱電機株式会社 Icカード
DE3912891A1 (de) * 1989-04-19 1990-11-08 Siemens Ag Montagevorrichtung zur kontaktierung und zum einbau eines integrierten schaltkreissystems fuer eine wertkarte
US5250470A (en) * 1989-12-22 1993-10-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device with corrosion resistant leads
JP2875562B2 (ja) * 1989-12-22 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
FR2662000A1 (fr) * 1990-05-11 1991-11-15 Philips Composants Carte a microcircuit.
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Icカードの製造方法およびicカード
DE4038126C2 (de) * 1990-11-27 1993-12-16 Mannesmann Ag Verfahren und Vorrichtung zur Herstellung einer dekorierten Chip-Karte
US5861897A (en) * 1991-01-19 1999-01-19 Canon Kabushiki Kaisha Inkjet recording apparatus with a memory device disposed substantially within boundaries if a recording head unit
DE4224103A1 (de) * 1992-07-22 1994-01-27 Manfred Dr Ing Michalk Miniaturgehäuse mit elektronischen Bauelementen
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
US6036099A (en) * 1995-10-17 2000-03-14 Leighton; Keith Hot lamination process for the manufacture of a combination contact/contactless smart card and product resulting therefrom
US5817207A (en) * 1995-10-17 1998-10-06 Leighton; Keith R. Radio frequency identification card and hot lamination process for the manufacture of radio frequency identification cards
US6441736B1 (en) 1999-07-01 2002-08-27 Keith R. Leighton Ultra-thin flexible durable radio frequency identification devices and hot or cold lamination process for the manufacture of ultra-thin flexible durable radio frequency identification devices
DE19611237A1 (de) * 1996-03-21 1997-09-25 Siemens Ag Multichipkarte
KR100209259B1 (ko) * 1996-04-25 1999-07-15 이해규 Ic 카드 및 그 제조방법
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
DE19959364A1 (de) * 1999-12-09 2001-06-13 Orga Kartensysteme Gmbh Chipkarte
DE102005038132B4 (de) * 2005-08-11 2008-04-03 Infineon Technologies Ag Chipmodul und Chipkarte
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
EP2824704A1 (fr) * 2013-07-12 2015-01-14 Gemalto SA Module électronique et son procédé de fabrication
EP2892012A1 (fr) * 2014-01-06 2015-07-08 Gemalto SA Module électronique, son procédé de fabrication, et dispositif électronique comprenant un tel module
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4216577A (en) * 1975-12-31 1980-08-12 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Portable standardized card adapted to provide access to a system for processing electrical signals and a method of manufacturing such a card
US4222516A (en) * 1975-12-31 1980-09-16 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull Standardized information card
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
FR2523335A1 (fr) * 1982-03-10 1983-09-16 Flonic Sa Procede pour surelever les plages de contact electrique d'une carte a memoire
DE3338597A1 (de) * 1983-10-24 1985-05-02 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JPS61157990A (ja) * 1984-12-29 1986-07-17 Kyodo Printing Co Ltd Icカ−ド
FR2579799B1 (fr) * 1985-03-28 1990-06-22 Flonic Sa Procede de fabrication de cartes a memoire electronique et cartes obtenues suivant ledit procede
JPH0751390B2 (ja) * 1985-07-10 1995-06-05 カシオ計算機株式会社 Icカ−ド
EP0231384B1 (en) * 1985-07-17 1993-10-06 Ibiden Co, Ltd. A method for preparing a printed wiring board for installation in an ic card
KR940003375B1 (ko) * 1986-05-21 1994-04-21 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
FR2617666A1 (fr) 1989-01-06
JPH0678038B2 (ja) 1994-10-05
EP0297991B1 (fr) 1992-03-25
ES2031258T3 (es) 1992-12-01
DE3869492D1 (de) 1992-04-30
EP0297991A1 (fr) 1989-01-04
ES2031258T5 (es) 1996-10-01
WO1989000340A1 (fr) 1989-01-12
HK92295A (en) 1995-06-16
EP0297991B2 (fr) 1995-10-04
CA1303241C (fr) 1992-06-09
US5097117A (en) 1992-03-17
FR2617666B1 (fr) 1989-10-27

Similar Documents

Publication Publication Date Title
JPH01502101A (ja) 超小形電子回路カードの製造方法
US4774633A (en) Method for assembling an integrated circuit with raised contacts on a substrate, device thereby produced and an electronic microcircuit card incorporating said device
US4483067A (en) Method of manufacturing an identification card and an identification manufactured, for example, by this method
US4754319A (en) IC card and method for manufacturing the same
CN101268548B (zh) 微电子封装及其方法
TW407351B (en) Integrated circuit board combining external contact zones and an antenna, and process for manufacturing such a board
US4514785A (en) Method of manufacturing an identification card and an identification manufactured, by this method
JPH03503699A (ja) 予備成形したチップキャリヤキャビティパッケージ
JPH01251778A (ja) Icカード
JPS61157990A (ja) Icカ−ド
JPH054914B2 (ja)
JPS62259461A (ja) チツプを支持するパツケ−ジ及びその製造方法
JP4422494B2 (ja) Icカードおよびsim
US4941257A (en) Method for fixing an electronic component and its contacts to a support
JP4311075B2 (ja) Icカード及びその製造方法
JPH0216234B2 (ja)
USRE35385E (en) Method for fixing an electronic component and its contacts to a support
JPS61154938A (ja) Icカードの製造方法
JPS6182285A (ja) Icカ−ド
JPH0324383Y2 (ja)
JPH11216974A (ja) 複合型icカード及びその製造方法
JP2578443B2 (ja) Icカードおよびicカード用icモジュール
JP4706117B2 (ja) Icカードの製造方法
JP2904785B2 (ja) カード内蔵用icモジユール
JPH0216235B2 (ja)

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071005

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 14