JPH01501345A - 多層レジスト構造 - Google Patents

多層レジスト構造

Info

Publication number
JPH01501345A
JPH01501345A JP88500773A JP50077388A JPH01501345A JP H01501345 A JPH01501345 A JP H01501345A JP 88500773 A JP88500773 A JP 88500773A JP 50077388 A JP50077388 A JP 50077388A JP H01501345 A JPH01501345 A JP H01501345A
Authority
JP
Japan
Prior art keywords
layer
substrate
pattern
resist
separation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP88500773A
Other languages
English (en)
Inventor
ヘンダーソン,リチヤード・シー
ガルビン,フー・エル
ビエービエン,ランダル・エス
レンシユ,ダビツド・ビー
Original Assignee
ヒユーズ・エアクラフト・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒユーズ・エアクラフト・カンパニー filed Critical ヒユーズ・エアクラフト・カンパニー
Priority claimed from PCT/US1987/002611 external-priority patent/WO1988003703A2/en
Publication of JPH01501345A publication Critical patent/JPH01501345A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277Electrolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多層レジスト構造 発明の背景 本発明はマイクロエレクトロニクスに関するものであり、特に回路素子を処理す るため用いられるレジスト構造に関するものである。
集積回路は、多数の個々の非常に小さいサイズの超小型電子装置がチップと呼ば れる単一支持表面上に備えられている電子素子であり、そのチップは装置の基礎 となりあるいは装置を支持する。超小型電子装置は特定の電子特性を有するよう に選択され配列された半導体、絶縁体および導電体材料の層から形成される。個 々の超小型電子装置は、横の大きさが数マイクロメータ以下であり厚さは更に薄 い、一般に非常に小さいものである。数千の装置は横の大きさが数センチメータ で重さが1グラム以下である単一チップ上に形成され、さもなければ集積回路の 空間および重さの数百倍を要求する複雑な電子回路を形成するため論理アレイに おいて連結される。
マイクロエレクトロニクスの発展は消費者、ビジネスおよび軍用エレクトロニク スにおいてなされる多数の改良を基礎とする。
個々の超小型電子装置を裸眼で見ることのできないくらい小さく作るとき、それ らの大量生産は非常に難しい。この装置は、それらが各々非常に小さく、チップ 上の装置数が非常に多いので、切断、接合、溶接およびはんだづけのような通常 の技術によって製造することはできない。様々な新技術が装置の製造において用 いられ、それらの1つ、マイクロリソグラフィが本発明の主題である。
超小型電子装置へ適合されるようなりソグラフィにおいて、パターンがチップの 表面上またはチップ上へ付着された特定の材料の層の上へ置かれる。このパター ンはそれから別の材料によって満たされ、あるいはパターンの一部がエツチング によって除去されても良い。異なるパターンはそれから合成構造の表面上へ置か れ、もう1つの材料がパターンへ飼養される。表面のパターンニングおよびそれ からの材料の付着および除去の手続は異なる材料およ、び幾何学の層の複雑なパ ターンを形成するため何回もくりかえされることができる。最終構造はチップ上 に並んで存在する、数千の超小型装置を含む。もし材料および幾何学的形状が正 確に選択されるなら、また個々の製造過程の全てが正確に実行されるなら、最終 集積回路は所望された電子的特性を示す。
リソグラフィは、それが大きさの光学的縮小、画像露光、および画像の現像のよ うな写真技術を含むので、非常に小さい超小型電子装置の製造に特に良く適して いる。特に、製造処理の1層のための所望されたパターンは容易に提供され見ら れることのできる大きいサイズのテンプレートにおいて提供される。テンプレー トのパターンはそれから可視光線、電子ビーム、またはイオンビームのような投 影イルミネーションを用いてチップの表面へ投影される。投影の前に、チップの 表面はレジスト構造によって覆われ、それは投影イルミネーションによって照射 するのに高感度な材料の層あるいは層のアレイである。レジスト構造はそれから 、パターンが数百または数千倍の大きさで縮小されることを除いてテンプレート のパターンの正確な幾何学的形状を表面上へ再生する写真現像技術によって現像 される。
レジスト構造は大規模な製造オペレーションにおいて容易に使用されなければな らず、再生可能でなければならず、またテンプレートの幾何学的形状をチップ上 に忠実に再生するように極めて正確でなければならない。最も基本的なアプロー チにおいて、レジスト材料の単独層がチップの表面上へ付着され、それから露光 され現像される。製造処理の中間段階でのチップの表面は故意に滑らかにされて いない。即ち、通常超小型電子装置はメサ(mesa)とよばれる高くなった領 域またはバイア(via )と呼ばれる窪んだ領域のような特徴を伴っている。
レジスト材料の一様な厚さの層がこのような表面上に置かれるなら、それからレ ジスト層の上部表面はメサまたはバイアの形に従い、不規則である。このような 不規則性は、テンプレートの画像が不規則表面上に正確に焦点を合わせられない ので望ましくない。
レジスト材料の不規則な上部表面の問題を避けるため、メサおよびバイア上に付 着された偏平層と呼ばれる適当な厚さのポリマー層を使用することが知られてい る。偏平層は厚く、メサとバイアとの間の領域を満たして平らな平面を形成する ような方法で供給され、そのためテンプレートの画像はその上に焦点を合せるこ とができる。もし偏平層が用いられるなら、少なくとも1以上の層が、付加的特 性の形成を行うためにレジストの領域の選択的限定および除去を許容するように その上に付着されなければならない。
このようなアプローチの1つは3層、即ち、チップ上に付着された偏平層と、テ ンプレートのパターンが最初に露光される別の薄い画像層と、2つの層の間の分 離層とを用いる。
照明放射線はテンプレートのパターンを画像層の表面上へ露光し、露光されたパ ターンは現像される。このパターンは分離層へ転写され、それは偏平層への分離 層のパターンの転写である次の段階では除去されない偏平層の部分を保護する更 に丈夫な物質である。この3層レジスト構造は様々な製造手続において有効であ る。
現在用いられている3層レジスト構造アプローチはしかしながら、特に所望され た特定の結合を存する分離層の入手の困難性から生じるいくつかの重要な欠点を 有する。いくつかの製造法において、異なるテンプレート、および更に同じテン プレートの異なる部分を異なる照射放射線によって照らすことが望ましい。異な る種類の照射放射線に伴って容易に用いられることができ、またパターン化され た部分のエツチング中偏平層のパターン化されていない部分を保護するためのエ ツチングに対する必要な抵抗性を有する既知の分離層材料は存在しない。光およ び電子ビームイルミネーションの両方に有効な単一の種類のレジスト構造を利用 できるようにすることは製造的観点から所望される。このような単一の種類のレ ジスト構造は、異なるパターン化アプローチが単独層上に用いられるので、単独 分離層材料によるいずれかのパターン化アプローチの使用を許容する。
従って、改良された3層レジスト構造の必要性が存在し、分離層の材料はエツチ ング中偏平層を保護するように選択され、また光および電子ビームイルミネーシ ョンの使用と矛盾しない。本発明はこの2・硬性を満たし、更に関連する利点を 本発明は超小型装置の製造において基板をパターン化するため用いられたレジス ト構造に関する。このレジスト構造は光および電子ビームイルミネーションの両 方の使用と両立できる分離層を伴っている。分離層の材料は可視光に透明であり 、そのため照射パターンは、存在する特徴および加えられる特徴の正確な記載を 達成するため表面の現存する特徴と容易に整列される。分離層はパターンの偏平 層への転写期間中エツチングに対して抵抗性を示し、そのためパターンは画像層 上へ容易に露光され、分離層へ転写され、それから偏平層へ転写される。
本発明によれば、基板上の多層レジスト構造を具備する物品は、基板、基板上に 存在するポリマー材料の偏平層、偏平層上に存在する光に透明で導電性の材料の 分離層、および分離層上に存在するレジスト材料の画像層を含む。透明な導電材 料は好ましくは酸化インジウムと酸化錫の混合物であり、それはまた酸化インジ ウム錫と呼ばれるものである。酸化インジウム錫は導電体材料として知られてい たが、多層レジスト構造において分離材料として用いられたことはない。
また本発明において、基板上にエツチングされた多層レジスト構造を有する物品 を処理するためのプロセスは、一基板を供給し、基板上にポリマー材料の偏平層 を付着し、偏平層上に光透明で導電性の材料の分離層を付着し、分離層上にレジ スト材料の画像層を付着し、画像層中のパターンを定めて現像し、パターンを分 離層へ転写し、そしてパターンを偏平層へ転写する過程から成る。分離層は好ま しくは酸化インジウム錫である。
偏平層は、メサまたはバイアを有する基板のような平坦でない表面上に容易に供 給されることのできる材料であり、更にそれ自身が比較的平坦な上部表面を有す る。多くの標準ポリマー材料が用いられることができる。はとんどは基板の表面 上ヘポリマー材料の溶液を注ぎ、過剰の溶液を回転によって除去し、残る材料を 乾燥することによって溶剤を有する溶液中に供給される。
分離層は透明な導電性材料、好ましくは酸化インジウム錫である。用語酸化イン ジウム錫とは酸化インジウムと酸化錫との混合物である。酸化インジウム錫はま た、酸化インジウム錫が各々主に酸化インジウムまたは酸化錫であるとき、錫で ドープされた酸化インジウム、あるいはインジウムによってドープされた酸化錫 であると考えられる。約91%の酸化インジウムと9%の酸化錫の混合物は光に 対して透明であり導電性であるが、このような材料はレジスト構造において分離 材料として用いられはしなかった。本発明は酸化インジウム錫のこの特定の組成 に限定されるものではなく、またこのシステムにおける動作可能な組成について 知られている制限はない。光に透明な導電性材料、好ましくは酸化インジウム錫 は、好ましくは反作用スパッタリングによって圧意の充分に適した方法で基板へ 供給されることができる。
透明な材料の使用は、基板の表面が分離層を通して見ることができ、市販されて いる光学焦点装置を用いてテンプレートのパターンが基板上に存在する構造と正 確に一直線にされることを許容するという重要な利点を有する。導電性材料の使 用は分離層が画像層において電子ビームパターンを定めるため用いられることが できるという利点を有する。電子ビームが画像層をパターン化するため用いられ るとき、下にあるパターンを歪めるため画像層の表面で発達する。これらの利点 を与えるため、レジスト構造に関して使用するための既知の適切な光透明で導電 性の材料は存在しない。
分離層の材料はまたパターンを偏平層へ転写するため用いられた好ましい技術に よるエツチングに対l〜で耐えるものでなければならない。好ましい技術は反応 性イオンエツチングであり、それは、非常に指向性が高く、ウェット化学転写処 理のアンダーカット特性を示さない垂直壁を具備する転写パターンを1しるドラ イエツチング技術である。
画像層は、レジスト構造の上部表面上にパターンを生じるように露光され現像さ れることのできるレジスト材料であり、テンプレートの縮小された大きさのパタ ーンへ対応する。画像層は画像の高解像度を許容するため約0.2マイクロメー タの厚さのような非常に薄いものであるように通常適用される。画像層はポジま たはネガのレジストのいずれかである。
多数の光および電子ビームレジスト材料が知られており市販されている。
本発明は超小型電子装置の製造における使用のためレジスト構造の技術分野にお いて利点を与えることが明らかとなるであろう。光に透明な、導電性の分離層は パターンおよび基板の正確な光学的整列を許容し、光と電子ビーム照射放射線の 両方を用いられる。この材料はシャープな形状のパターンを下に存在する偏平層 へ転写させる通常のドライエツチング技術によるエツチングに対して充分耐える 。本発明のその他の特徴および利点は、本発明の原理を例によって説明する、添 付図面に関して得られた、以下の更に詳細な説明から明らかとなるであろう。
図面の簡単な説明 第1図は本発明のレジスト構造の側部断面図である。
第2図は基板上に上昇および下降領域を生じる本発明のレジスト構造を提供し用 いることにおける過程のフローチャートであり、各過程でのレジスト層の構造の 側部断面図を示す。
好ましい実施例の詳細な説明 本発明は第1図に示されるように、基板12上の多層レジスト構造10において 実施される。ここで用いられるように、基板12は、多層レジスト構造10が付 着され関連して用いられる部分である。基板12はその上に何も付着されていな いベースであってもよい。その代わりに、第1図に示されるように、基板12は ベース14上に既に付着された装置の構造のある部分と共に、ベース14を含む 。第1図中、シリコンの層16はベース14上に予め付着されその中の上昇領域 18を形成するためエツチングされるが、本発明はある特定の先に付着された構 造を伴う使用に制限されるものではない。本方法の利点の1つは広く様々な下に 存在する基板12と適合するということである。
レジスト構造lOは基板12上に存在する偏平層20を含む。偏平層20はそれ が上昇領域18間の谷間22の中を満たすような充分な厚さである。偏平層20 の頂部表面は比較的平坦であり、上に存在する層のための支持体として機能する 。偏平層2oは谷間を満たし平坦な頂部表面24を有するように供給され得る任 意のポリマー材料であってよい。好ましくは、偏平層はポリメチルメタクリレー ト(PMMA)のようなポリマーであり、それはレジスト材料であって、有機溶 媒中で溶ける。
PMMA溶液は基板12上へ注がれ、それから過剰な溶液が基板の回転によって 除去される。注入中、溶液は基板12の表面を覆うように広がり、谷間22を満 たす。溶液で覆われた基板はそれから更に処理するのに適切な平坦な頂部表面2 4を残すため乾燥させられる。偏平層の最大の厚さは典型的に約2マイクロメー タである。任意的に、偏平層はそれを一層堅くするため焼成される・。
分離層26は偏平層上に存在する。この分離層26は透明で導電性のガラス質の 材料であり、好ましくは酸化インジウム錫であり、最も好ましくは91原子パー セント酸化インジウムと9原子パーセント酸化錫の合成物の酸化インジウム錫で ある。酸化インジウム錫は導電性で可視光に透明である。91原子パーセント酸 化インジウムと9原子パーセント酸化錫との好ましい合成物はそれが分離層とし て用いることができるようにするために充分な導電性と光学的透明度を有する。
分離層は任意の適切な技術によって提供される。例えば、酸化インジウム錫の層 は、化合物ターゲットのスパッタリングによって約0.1乃至約Q、2マイクロ メータの厚さで、非金属偏平層20上に付着される。
通常の従来技術の分離層はアルミニウムまたはロジウムのような金属、あるいは シリコンから形成され、それは可視光に透明ではないが導電性である。これらの 材料はいくつかの動作において受容できる結果を与えたけれども、テンプレート の投影された画像を正しい位置の基板12上へ正確に察列させるという試みにお いては不確実であった。その代わりに、分離層は時には二酸化シリコンまたはそ の他の非導電性酸化物から形成された。反応性イオンエツチングにより充分な厚 さの薄いレジストを与えるとき、二酸化シリコンは透明である。しかしながら、 それは導電性ではなく、エツチングのためのパターンの電子ビームリソグラフィ クが画定に関して用いられることはできない。二酸化シリコンはまたドライエツ チング期間中電極を覆うように用いられるポリマーから開放されるフッ素によっ てもまた腐蝕され、それによって更に使用を制限される。本発明の分離層材料は これらの問題を避は上述された利点を生じる。
分離層26上には画像層28が配置される。テンプレートのパターンはこの画像 層28へ露光され現像されるが、それはそれ故用いられる照射放射線に対して感 度の高いレジスト刊料であるように選択される。レジスト材料は照射数111m にざらされるとき構造変化をするものであり、照射範囲を除去するかまたは保持 するかするためそれから現像溶液中で現像される。
もし照射範囲が除去されるなら、レジスト材料はポジのレジストと呼ばれる。も し照射された範囲が残るなら、レジスト材料はネガのレジストと呼ばれる。画像 層28として使用するのに適切なレジスト材料の例はS 1pley Micr opositiveまたはAmerican Hoecast AZ シリーズ およびKodak 809(ポジのフォトレジスト) 、Kodak 747お よびM icroneg(ネガのフォトレジスト) 、PMMA (電子ビーム ポジレジスト)、およびP4C3(電子ビームネガレジスト)である。
これらのレジスト材料は標準的方法に従って分離層2B上に設けられる。例えば 、溶液はMIBK(メチルイソブチルケトン)中でP4CS (ポリ−4−クロ ロスチレン)で処理され、それから表面上に注がれる。過剰の溶液は基板の回転 によって除去される。溶媒を除去するための乾燥後に残っているP4CSレジス ト層の厚さは一般に約0.2乃至0.5マイクロメ−タモある。
多層レジスト構造10の使用において、最初に構造lOは記述された方法で付着 される。それから、第2図に示されるように、画像層28中のパターンは投影イ ルミネーションによって、即ち通常光または電子ビームの照射のいずれかによっ て定められる。画像層28の材料は使用される照射放射線のためのレジストとし て選択される。露光された画像はそれから選択されたレジスト材料のために定め られた現像溶液中で現像され、そのためパターン30は画像層28を通ってエツ チングされる。
このパターンは好ましくはアルゴンスパッタエツチングのようなドライエツチン グによって分離層へ転写される。レジスト構造はイオン化されたアルゴン雰囲気 内へ置かれ、負の電圧はレジスト構造へ供給される。アルゴンイオンは画像層2 8を通ってパターン30の開口を経て露光される分離層26の部分に対して加速 される。アルゴンイオンは分離層26から露光された酸化インジウム錫を除去し 、そのためパターン30は分離層へ転写される。
このパターンは好ましくは酸素反応イオンエツチングによって偏平層20へ転写 される。この技術は非常に指向性が高く、偏平層20中に下方に真直ぐな面を持 ったパターンを生じるという利点を有する。レジスト構造は正の酸素イオンを発 生させるため無線周波数信号によって励振される酸素雰囲気内へ置かれる。負の プラズマ電圧がレジスト構造へ供給され、そのため酸素イオンはパターン30の 開口を経て露光される偏平層20の部分に対して加速される。酸素イオンは、パ ターン30を偏平層20へ転写するため偏平層20の材料を除去する。偏平層2 0が比較的厚いことが思出され、完全に偏平層を経てパターン30をエツチング する期間中反応イオンエツチングを続けることが必要とされる。反応イオンエツ チングは画像層28の残りの部分を迅速に除去するほど強力である。分離層26 の残りのパターン化されていない部分はそれ故反応イオンエツチングに対して非 常に抵抗力が高くなければならず、それによってパターン30は縁を丸めること なく偏平層20へ正確に転写される。
パターン30は基板12ヘトがる偏平層20へ完全に転写される。
パターン30はその意図された目的のため用いられる。第2図は例として選択的 な2つの異なる次の処理を示す。1つは、導電体31の層がパターン30の開口 を経て付着され、従って開口12の領域においてのみ基板12上に存在する。も う1つは、材料がパターン30の開口を経てエツチングによって基板12の上昇 部分18から除去される。これらの操作の終了後、レジスト構造lOは偏平層2 0から溶解によって除去される。必要なら、全ての手続は基板12上の超小型回 路素子を更に製造するためもう1つの新しいテンプレートおよびレジスト構造に よって繰返される。
本発明の方法は光および電子ビームパターン画定によってテスト部片上で用いら れて成功した。光イルミネーションは構造の高分解が必要とされないような大き い構造のため好ましいとされる。例えば、光イルミネーションは上昇領域あるい はメサをを定めるため用いられる。電子ビームイルミネーションはより高度に分 解でき、電界効果トランジスタにおけるサブマイクロメータゲート構造のような 正確なパターンを定めるため用いられる。本発明の分離層は光および電子ビーム イルミネーションの両方によって有効であり、同時に視覚手段による整列を可能 にする。このレジスト構造および処理は1400以上のポリシリコンゲートトラ ンジスタを具備するサブマイクロメータ8X8乗算器大規模集積(LSI)回路 を提供するため用いられた。
本発明はそれ故、超小型電子装置の製造におけるリソグラフィツク法を実施する ため改善された方法を提供する。分離層として使用された酸化インジウム錫のよ うな光に逃明な導電性材料は反応イオンエツチング中偏平層のパターン化されて いない部分を適切に保護する。それは要求された厚さで透明であり、そのためテ ンプレートのパターンは正確に基板と整列され、整合される。それはまた電子ビ ームイルミネーションの電荷を伝導するため導電性であり、そのため電子ビーム パターンが用いられることができる。
本発明の特定の実施例が説明のため詳細に記述されたけれども、様々な修正が本 発明の技術的範囲を外れることなく成されることができる。従って、本発明は添 付された請求の範囲によってのみ制限されるものである。
国際調査報告 1*1els#a++s+lム一”””””・PC?/’JSE171026u 国際調査報告 レツ 0発 明 者 レンシュ、ダビット・ビー アメス。
力合衆国 カリフォルニア州 91361.ウェストレイク・ビジ、アゴウラ・ ロード 31584−4リ力合衆国 カリフォルニア州 91320.サウザン ド・オークキャプテン 811

Claims (14)

    【特許請求の範囲】
  1. (1)基板と、 基板上のポリマー材料の偏平層と、 偏平層上にある光透明性および導電性材料の分離層と、分離層上にあるレジスト 材料の画像層とを具備している、基板上に多層レジスト構造を具備する物品。
  2. (2)光透明性および導電性材料が酸化インジウム錫である請求項1記載の物品 。
  3. (3)偏平層が約2マイクロメータの厚さである請求項1記載の物品。
  4. (4)分離層が約0.1マイクロメータの厚さである請求項1記載の物品。
  5. (5)画像層が約0.2乃至0.5マイクロメータの厚さである請求項1記載の 物品。
  6. (6)基板と、 基板上のポリマー材料の偏平層と、 偏平層上にある本質的に酸化インジウムと酸化錫との混合物から成る分離層と、 分離層上にあるレジスト材料の画像層とを具備している基板上に多層レジスト構 造を具備する物品。
  7. (7)基板を供給し、 基板上にポリマー材料の偏平層を付着し、偏平層上に光透明性で導電性の材料の 分離層を付着し、分離層上にレジスト材料の画像層を付着し、画像層中にパター ンを定め、現像し、 このパターンを分離層へ転写し、 そのパターンを偏平層へ転写する過程から成る、基板上にエッチングされた多層 レジスト構造を具備する物品の製造方法。
  8. (8)光透明性で導電性の材料が酸化インジウム錫である請求項7記載の方法。
  9. (9)偏平層が約2マイクロメータの厚さである請求項7記載の方法。
  10. (10)分離層が約0.2マイクロメータの厚さである請求項7記載の方法。
  11. (11)画像層が約0.2乃至0.5マイクロメータの厚さである請求項7記載 の方法。
  12. (12)パターンを分離層へ転写する前記過程がアルゴンスパッタエッチングに よって行われる請求項7記載の方法。
  13. (13)パターンを偏平層へ転写する前記過程が酸素反応性イオンエッチングに よって行われる請求項7記載の方法。
  14. (14)請求項7記載の方法によって生成される物品。
JP88500773A 1986-11-12 1987-10-13 多層レジスト構造 Pending JPH01501345A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US92968386A 1986-11-12 1986-11-12
US929,683 1986-11-12
PCT/US1987/002611 WO1988003703A2 (en) 1986-11-12 1987-10-13 Multilayer resist structure

Publications (1)

Publication Number Publication Date
JPH01501345A true JPH01501345A (ja) 1989-05-11

Family

ID=25458273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP88500773A Pending JPH01501345A (ja) 1986-11-12 1987-10-13 多層レジスト構造

Country Status (4)

Country Link
EP (1) EP0289595A1 (ja)
JP (1) JPH01501345A (ja)
KR (1) KR910007532B1 (ja)
IL (1) IL84184A0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098208A1 (ja) * 2017-11-17 2019-05-23 三井化学株式会社 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098208A1 (ja) * 2017-11-17 2019-05-23 三井化学株式会社 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法
JPWO2019098208A1 (ja) * 2017-11-17 2020-04-02 三井化学株式会社 半導体素子中間体、金属含有膜形成用組成物、半導体素子中間体の製造方法、半導体素子の製造方法
US11487205B2 (en) 2017-11-17 2022-11-01 Mitsui Chemicals, Inc. Semiconductor element intermediate, composition for forming metal-containing film, method of producing semiconductor element intermediate, and method of producing semiconductor element

Also Published As

Publication number Publication date
WO1988003703A1 (en) 1988-05-19
EP0289595A1 (en) 1988-11-09
KR890700263A (ko) 1989-03-10
IL84184A0 (en) 1988-03-31
KR910007532B1 (ko) 1991-09-27

Similar Documents

Publication Publication Date Title
US20060204904A1 (en) Metal mask and manufacturing method thereof
US4264714A (en) Process for the manufacture of precision templates
CN108563099A (zh) 一种纳米压印模板制备方法
JPH0210362A (ja) 微細パターン形成方法
US5252430A (en) Fine pattern forming method
JPH01501345A (ja) 多層レジスト構造
US7354699B2 (en) Method for producing alignment mark
JPS60254035A (ja) パタ−ン形成方法
CN1323506A (zh) 挠性线路板的制造方法
JP3306963B2 (ja) ステンシルマスク形成方法
EP0114949B1 (en) Self-aligning resist mask
JPS63246822A (ja) パタ−ン形成方法
US4576832A (en) Self-aligning mask
JP2780265B2 (ja) パターン形成方法
JPS6279622A (ja) パタ−ン形成方法
JPH06188175A (ja) 微細構造体の形成方法
JPH0341746A (ja) パターン検査方法
JP3015860B2 (ja) 微細レジストパタンの形成方法
WO1988003703A2 (en) Multilayer resist structure
JPH0580528A (ja) パターン形成方法
WO2008035059A2 (en) Exposure and patterning process for forming multi-layer resist structures
JPS63316438A (ja) フォトレジストパタ−ンの形成方法
JPS6116526A (ja) パタ−ン形成方法
JPH02103054A (ja) パターン形成方法
JPS60103614A (ja) 半導体装置の製造方法