JPH0149021B2 - - Google Patents

Info

Publication number
JPH0149021B2
JPH0149021B2 JP60089046A JP8904685A JPH0149021B2 JP H0149021 B2 JPH0149021 B2 JP H0149021B2 JP 60089046 A JP60089046 A JP 60089046A JP 8904685 A JP8904685 A JP 8904685A JP H0149021 B2 JPH0149021 B2 JP H0149021B2
Authority
JP
Japan
Prior art keywords
layer
solder
wafer
foil
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60089046A
Other languages
English (en)
Other versions
JPS61248539A (ja
Inventor
Masayoshi Kujirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP60089046A priority Critical patent/JPS61248539A/ja
Publication of JPS61248539A publication Critical patent/JPS61248539A/ja
Publication of JPH0149021B2 publication Critical patent/JPH0149021B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高圧ダイオード又はこれに類似した
半導体装置の製造方法に関し、更に詳細には、リ
ード部材を接続するためのろう材の供給方法に関
する。
〔従来の技術とその問題点〕
樹脂モールド形高圧ダイオードのリード線の接
続方法として第9図〜第11図に示す方法が知ら
れている。第9図に示す方法は、リード線1と積
層チツプ2の間に半田ペレツト3をはさんで熱処
理する方法である。しかし、この方法には次の欠
点がある。
小さな半田ペレツト3を1枚1枚セツトする
必要があり、作業性および量産性が悪い。
半田ペレツト3を1枚づつ確実に供給するこ
とが困難で、時として1カ所に2枚以上供給さ
れてしまう。この時は、半田量過多となつて、
余分な半田が玉状になつて積層チツプ2上にた
れてしまい、特性不良を引き起こす。
第10図の方法は、第9図の方法の欠点を解決
するものであり、予めリード線のヘツダ上に半田
層4を形成する方法である。しかし、この方法に
は次の欠点がある。
リード線1の1本1本について半田層4を形
成しなければならないため、この半田層4の形
成に要するコストが悪くなる。
半田層4の形成のためにリード線1をパーツ
フイーダー等を通すことになるため、リード線
1に曲り等の変形が生じ、その後の作業が煩雑
になることがある。
第11図に示す方法は、積層チツプ2の側に予
め半田層5を形成しておく方法である。この場
合、0.5mm角程度の小さな積層チツプ2に1つ1
つ半田層5を形成するのは量産の場では実用的で
はないので、積層チツプ2に切断分離前のウエハ
の段階で半田層を形成することになり、次の欠点
が生じる。
半田層5は十分な接続強度を得るために20μ
m程度の厚さに形成する必要があるが、積層ウ
エハ上に供給された半田が溶融状態にあるとき
に薄くなつてしまうので、必要な厚さの半田層
5を確保することが困難である。
積層ウエハの全面に渡つて均一な厚さの半田
層を形成することができない。
半田層5を形成すべき積層ウエハの表面は、
通常、特に半田とのぬれ性が良いとは言えない
Ni電極面である。これに対してPb−Sn系半田
としては比較的高融点であるが、ぬれ性の悪い
Pb:Sn=95〜90:5〜10の半田を被着させる
ことになる。従つて、積層ウエハの表面に部分
的に半田層の形成されない個所が発生し易い。
今、高圧ダイオードを例にとつて説明したが、
その他の半導体素子においても同様な問題があ
る。
そこで、本発明の目的は上記欠点を解決し、リ
ード線を接続するためのろう材の供給を確実且つ
低コストに行うことのできる方法を提供すること
にある。
〔問題点を解決するための手段〕
上記目的を達成するための本発明は、主表面に
電極が形成されている単層又は多層の半導体ウエ
ハを用意する工程と、前記ウエハの主表面上に第
1のろう材の層を形成する工程と、前記第1のろ
う材の層の上に前記第1のろう材よりも融点が高
い第2のろう材の箔を当接させ、前記第1のろう
材の融点より高く且つ前記第2のろう材の融点よ
りも低い温度の熱処理を施して前記第1のろう材
の層を完全に溶融させるが、前記第2のろう材の
箔を完全に溶融させない状態になし、前記第2の
ろう材の箔を前記第1のろう材の層を介して前記
ウエハの前記電極に接着させる工程と、前記第1
のろう材の層を介して前記第2のろう材の箔が接
着されている前記ウエハを複数のチツプに切断分
離する工程と、前記第1のろう材の層及び前記第
2のろう材の箔を溶融させて前記チツプにリード
部材を接続する工程とを含む半導体装置の製造方
法に係わるものである。
〔作用〕
上記発明において、第2のろう材の箔は、熱処
理時に完全溶融されないが、第1のろう材の層が
溶融されるために、これが接着剤として機能し、
第2のろう材の箔がウエハに接着される。従つて
熱処理をしても箔の厚さの変化が実質的に生じな
い。また、ウエハをチツプに切断分離する際に、
箔は第1のろう材の層でウエハに接着されている
ので、容易に離脱しない。ウエハの全表面上で箔
の厚さが均一であれば、チツプ状態における箔の
厚さのバラツキも少ない。リード部材を接着する
時には、箔及び第1のろう材の層が溶融されるの
で、これ等によつて確実な接続が達成される。
〔実施例〕
次に、第1図〜第8図に基づき、本発明の実施
例に係わる高圧ダイオードの製造方法を説明す
る。
まず、第1図に示すシリコンウエハ11を用意
する。このウエハ11は不純物拡散によりp+
n−n+のダイオード構造に形成されたものであ
り、約220μmの厚さを有する。
次に、第1図のウエハ11を必要枚数重ねて積
層接着して積層ウエハ12を形成する。この積層
接着用ろう材としては、Al13(SiおよびAgを
含む)を用いており、Al−Siの合金反応を利用
したろう接である。積層接着後において、Al1
3の厚さは10μm程度である。勿論、ウエハ11
の主面に半田付着性のあるNi電極を形成してお
き、積層接着用ろう材としてPb−Sn系半田を使
用してもよい。その後、積層ウエハ12の両主面
に、半田付着性のある電極としてNi電極14を
無電解メツキ法により約1μmの厚さに形成する。
なお、第1図の単位ウエハ11の段階でNi電極
を予め形成する場合には、この工程は不要にな
る。
次に、溶融錫(Sn)(100%)中に第2図の積
層ウエハ12をデイツプし、第3図に示すように
Ni電極14の表面に第1のろう材層として厚さ
数μmのSn層15を形成する。必要に応じて、
Ni電極14の表面にフラツクスを被着しておい
てもよい。
次に、第4図に示す如く、Sn層15の上に第
2のろう材の箔として厚さ20μmの半田箔16を
重ねる。半田箔16は、Pb:Sn=95:5のPb−
Sn半田から成り、直径60mmの積層ウエハ12に
対して直径65mmのものを使用した。上部の半田箔
16の上及び下部の半田箔16の上にはそれぞれ
カーボン治具板(図示せず)を配して半田箔16
をSn層15に軽し押しつけた状態として加熱炉
中に入れ、Sn層15の融点(232℃)よりも高
く、半田箔の融点(314℃)よりも低い260〜280
℃の温度に加熱する。加熱炉は、Sn層15と半
田箔16の密着性を良好にすること、及び加熱後
の気泡の発生を少なくするための脱空気の目的か
ら、真空加熱炉(減圧雰囲気の加熱炉)とした。
必要に応じて、Sn層15の表面あるいは半田箔
16の表面にフラツクスを被着しておいてもよ
い。この熱処理時において、半田箔16は溶融せ
ず、Sn層15は溶融する。このため出炉後は、
第5図に示すように、Sn層15は半田箔16を
Ni電極14に接着する接着剤として作用してい
る。
次に、第5図の積層ウエハ12の鎖線で示す位
置をラツプダイス法により切断して、第6図に示
す平面形状が0.5mm角程度の大きさを有する積層
チツプ17を作製する。
次に、所定の治具(図示せず)を利用して第6
図に示す2本のリード線18の間に積層チツプ1
7をはさみ、半田箔16の融点以上の約350℃で
熱処理する。このとき、Sn層15と半田層16
が共に溶融し、混合されて、半田層19となり、
第7図のようにリード線接続が行われる。
その後、第8図に示す如く、積層チツプ17の
表面のエツチング、表面保護材20の形成、トラ
ンスフアモールド法による樹脂封止層21の形成
工程を経て高圧ダイオードを完成させる。
本実施例は次の作用効果を有する。
(イ) リード線18を接続するために適当な量の半
田層19を確保することができる。即ち、半田
箔16が半田層19の主要な供給源であるが、
積層ウエハ12の半田箔16がその厚みを保持
したままで積層チツプ17の端面に接着される
ことにより、半田箔16の厚みを適切に選択し
ておけば従来のように半田量不足あるいは過多
は生じない。
(ロ) 半田層19の半田量の均一性が良好である。
即ち、半田箔16はその厚みの均一性の良好な
ものを容易に入手できるが、この厚みの均一性
がそのまま半田層19の半田量の均一性につな
がる。
(ハ) 半田の供給不良の箇所が極めて少ない。即
ち、積層ウエハ12の端面と半田箔16の間に
ぬれ性の良好なSn層15が介在し、接着剤と
して機能しているため、積層チツプ17の1つ
1つの端面に半田箔16が確実に接着されてい
る。
(ニ) 積層チツプ17の端面に予め半田を供給する
方法として、量産性が良く、かつ低コストであ
る。即ち、積層ウエハ12に対する処理である
ため、リード線1本1本あるいは積層チツプ1
個1個に対する処理のように量産性が損われる
ようなことはない。また、高価な材料や特殊な
処理方法を使う訳でもないので、量産性の良い
ことと相まつて製造コストも安い。
(ホ) リード線接続作業を効率良く行うことができ
るし、リード線接続の歩留りも高い。よつて、
高圧ダイオードの生産性向上及びコストダウン
に寄与する。即ち、リード線18と積層チツプ
17の間に半田ペレツトを介在させる作業が不
要である。また、半田層19の供給が確実で、
かつ供給量のバラツキも小さいので、半田量不
足によるリード線の不完全接続、あるいは半田
量過多による特性不良等は大幅に減少する。
本発明は上述の実施例に限定されるものでな
く、変形可能なものである。例えば、積層チツプ
使用の高圧ダイオードについて説明したが、1枚
の半導体チツプを使用する半導体装置に対しても
適用可能である。また、ウエハ12の一方の主表
面にのみ半田箔16を接着し、チツプ17の一方
の面のみにリード線を接続する場合にも適用可能
である。また、ろう材としてSn層とPb−Sn半田
の組合わせの例を示したが、他の組合せも可能で
ある。例えば、Pb−Sn系半田の代わりにPb(100
%)を用いてもよい。Sn層15の代わりにSnを
比較的多く含むPb−Sn系半田を使用することも
できる。しかし、この際、電極とのぬれ性が良好
であるものを選択しなければならない。また、第
1のろう材と第2のろう材が溶融・混合するの
で、混合の結果として形成されたろう材が半導体
チツプとリード線を接続するためのろう材として
好適なものになるように配慮しなければならな
い。
〔発明の効果〕
上述から明らかな如く、本発明によれば、ウエ
ハ上に融点の低い第1のろう材の層を形成し、こ
の上に融点の高い第2のろう材の箔を当て、第2
のろう材の融点よりも低く、第1のろう材の融点
よりも高い温度の熱処理を施すので、第1のろう
材の層が接着剤として機能して第2のろう材の箔
をウエハに接着する。この結果、接着強度が比較
的強く且つ厚さの均一性の良いろう材層が得られ
る。そして、ウエハをチツプに切断しても第2の
ろう材の箔の接着状態を保持することが出来る。
従つて、ろう材の供給を確実且つ量産的に行うこ
とが出来る。
【図面の簡単な説明】
第1図〜第8図は本発明の実施例に係わる高圧
ダイオードの製造方法を工程順に示すものであ
り、第1図は1枚のウエハの断面図、第2図は積
層ウエハの断面図、第3図はSn層を形成した積
層ウエハの断面図、第4図は半田箔の接着方法を
示す断面図、第5図は半田箔をウエハに接着した
状態を示す断面図、第6図は積層チツプとリード
線との関係を示す断面図、第7図はリード線を積
層チツプに接着した状態を示す断面図、第8図は
完成した高圧ダイオードを概略的に示す断面図で
ある。第9図、第10図、及び第11図は従来の
高圧ダイオードの作製方法を示す断面図である。 12……積層ウエハ、14……電極、15……
Sn層、16……半田箔、17……チツプ、18
……リード線。

Claims (1)

  1. 【特許請求の範囲】 1 主表面に電極が形成されている単層又は多層
    の半導体ウエハを用意する工程と、 前記ウエハの主表面上に第1のろう材の層を形
    成する工程と、 前記第1のろう材の層の上に前記第1のろう材
    よりも融点が高い第2のろう材の箔を当接させ、
    前記第1のろう材の融点より高く且つ前記第2の
    ろう材の融点より低い温度の熱処理を施して前記
    第1のろう材の層を完全に溶融させるが、前記第
    2のろう材の箔を完全に溶融させない状態にな
    し、前記第2のろう材の箔を前記第1のろう材の
    層を介して前記ウエハの前記電極に接着させる工
    程と、 前記第1のろう材の層を介して前記第2のろう
    材の箔が接着されている前記ウエハを複数のチツ
    プに切断分離する工程と、 前記第1のろう材の層及び前記第2のろう材の
    箔を溶融させて前記チツプにリード部材を接続す
    る工程と を含む半導体装置の製造方法。 2 前記第1のろう材がSnであり、前記第2の
    ろう材がPbを主成分とする半田である特許請求
    の範囲第1項記載の半導体装置の製造方法。 3 前記ウエハは、1つのpn接合を含む単位ウ
    エハを複数枚積層した高圧ダイオード用積層ウエ
    ハである特許請求の範囲第1項又は第2項記載の
    半導体装置の製造方法。
JP60089046A 1985-04-26 1985-04-26 半導体装置の製造方法 Granted JPS61248539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60089046A JPS61248539A (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60089046A JPS61248539A (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61248539A JPS61248539A (ja) 1986-11-05
JPH0149021B2 true JPH0149021B2 (ja) 1989-10-23

Family

ID=13959943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60089046A Granted JPS61248539A (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61248539A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734459B2 (ja) * 1989-06-30 1995-04-12 株式会社日立製作所 樹脂モールド半導体装置
JP4544675B2 (ja) * 1999-12-21 2010-09-15 ローム株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS61248539A (ja) 1986-11-05

Similar Documents

Publication Publication Date Title
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
TW546795B (en) Multichip module and manufacturing method thereof
TWI300619B (en) Electronic device
JPH054809B2 (ja)
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
TW201119079A (en) A bonding method for LED chip and bonded LED
JPH0136254B2 (ja)
US9653424B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
WO2019163145A1 (ja) 半導体装置の製造方法
US8455303B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
JPH0149021B2 (ja)
CN115172174A (zh) 实现裸铜区焊线的封装结构及其制作方法
CN210182364U (zh) 免封装二极管
JP2626033B2 (ja) 半導体装置の製造方法
JPS63304655A (ja) 積層体の製造方法
CN211828769U (zh) 一种叠层芯片封装结构
JPH01166548A (ja) 高圧半導体装置
JPH11251512A (ja) 半導体チップの積層方法およびこれを用いた半導体装置
CN209843696U (zh) 利用导电性金属结构体的半导体封装
JPS60105241A (ja) 半導体素子用パツケ−ジ
JPS5988861A (ja) 金属リ−ドと電極との接合方法
JPS59139635A (ja) ボンデイング方法
JP2538394B2 (ja) 半導体装置の製造方法
JP2002184792A (ja) 半導体装置および製造方法
JPH07263487A (ja) 半導体装置の製造方法