JPH0734459B2 - 樹脂モールド半導体装置 - Google Patents

樹脂モールド半導体装置

Info

Publication number
JPH0734459B2
JPH0734459B2 JP1166679A JP16667989A JPH0734459B2 JP H0734459 B2 JPH0734459 B2 JP H0734459B2 JP 1166679 A JP1166679 A JP 1166679A JP 16667989 A JP16667989 A JP 16667989A JP H0734459 B2 JPH0734459 B2 JP H0734459B2
Authority
JP
Japan
Prior art keywords
filler metal
brazing
brazing filler
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1166679A
Other languages
English (en)
Other versions
JPH0334451A (ja
Inventor
仁 上條
羊一 中島
健介 鈴木
充 小峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1166679A priority Critical patent/JPH0734459B2/ja
Publication of JPH0334451A publication Critical patent/JPH0334451A/ja
Publication of JPH0734459B2 publication Critical patent/JPH0734459B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPN接合を有する半導体チツプを多数個積層接着
した構造を有する樹脂モールド半導体装置に関する。
〔従来の技術〕 従来の樹脂モールド半導体装置は、特開昭58−48955号
公報に記載のように、半導体チツプを積層接着するろう
材の厚さを60〜100μmとし、積層チツプと積層チツプ
の両端のリードとを接着する半田層を約10μmとし、こ
の構造によつてモールド樹脂の残留応力による悪影響の
軽減を図つている。
〔発明が解決しようとする課題〕
上記従来技術は、積層チツプとその両端に接着したリー
ド部材の熱膨張係数の差によつて生じる応力の軽減につ
いて配慮がされておらず、その応力による電気的特性へ
の悪影響の問題があつた。
本発明の目的は積層チツプとリード部材との間の熱膨張
係数の差によつて生じる応力を緩和し、積層チツプとリ
ード部材との間のろう材のせん断応力による熱疲労を軽
減した樹脂モールド半導体装置を提供することにある。
〔課題を解決するための手段〕
上記目的を達成する本発明樹脂モールド半導体装置の特
徴は、積層チツプの半導体チツプ相互を接着する第1の
ろう材の厚さより積層チツプ両端とリード部材を接着す
る第2のろう材の厚みを厚くした点にある。
また、第1,第2のろう材としてはモールド樹脂の残留応
力の影響を軽減するために、Pb・Sn系の比較的やわらか
いろう材を使用している。
さらに、積層チツプとリード部材との接着時に第1のろ
う材厚みの不均一が発生するのを防ぐために第1のろう
材の液相点を第2のろう材の液相点より高くしている。
〔作用〕
第1のろう材の両側は同じ半導体チツプの為に第1のろ
う材の両側の部材間での熱膨張係数に差は無いためヒー
トサイクル時に応力が加わらないが、第2のろう材は片
側が半導体チツプ、片側がリード部材の為その両側の部
材間に熱膨張係数が異なることからヒートサイクル時に
応力がかかる。そこで第2のろう材を第1のろう材より
厚くすることで第2のろう材に加わる応力が緩和され
る。
Pb・Sn系のろう材は比較的やわらかい為、モールド樹脂
の残留応力の影響を受けて変形しやすく、その変形によ
り応力が緩和される。
これらの応力緩和により、半導体チツプ及び積層チツプ
側面の絶縁層等に対する応力が緩和され、電気的特性の
劣化を低減できる。
第1のろう材の液相点が第2のろう材の液相点より高く
なつているため、積層チツプをリード部材にろう付けす
るときに第1のろう材の液相点より低い温度で実行で
き、これにより第1のろう材厚みの不均一化を防止する
ことができる。第1のろう材の厚さが均一になると、第
1のろう材の一部に応力集中することがなくなり、信頼
性の高いろう付が実現できる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。第1
図に示すように多数枚(図面では簡単化のために5枚と
した)の半導体チツプ1が第1のろう材2(例えば重量
比でPb:Sn=95:5)でろう付けされ積層チツプ6を構成
している。ここでの第1のろう材2の厚みは55μmとし
た。積層チツプ6の両端には第2のろう材3を介してリ
ード部材4を接着されている。これらの製造は、まず積
層チツプ6を形成した後第2のろう材3(例えば重量比
でPb:Sn=87:13)で積層チツプ6とリード部材4を第2
のろう材3の溶ける温度でかつ第1のろう材2の溶けな
い温度でろう付する。手順で行なわれる第2のろう材3
の厚みは100μmとした。この実施例では第1のろう材
2の液相点は第2のろう材3の液相点より高いものを選
んである。そして半導体チツプ1の端面は、その面に露
出しているPN接合面を安定化処理する為に表面保護材7
でコーテイングされ、更に、その外面が半導体装置とし
て使用に耐えるべく樹脂被覆体5により外装モールドさ
れている。
この実施例における第2のろう材3の厚み変化と半導体
チツプ1における応力の関係を求めたものを第2図に示
す。第1図において第1のろう材2の厚みを固定し、第
2のろう材3の厚さを変えヒートサイクル試験時の常温
から高温に温度変化させたときの半導体チツプ1におけ
る最大応力を求めた。このデータから明らかなように、
第2のろう材3が第1のろう材3の厚み以下では応力が
大きく、第1のろう材2の厚みを越えるとろう材の材料
強度の点から考えて信頼性の高いものとなつている。
尚、好ましくは樹脂被覆体5との熱膨張係数差による応
力に対する信頼性の面より、第1のろう材の平均厚みは
半導体チツプの平均厚みの10%以上とし、第2のろう材
の平均厚みは第1のろう材の厚みの1.2倍以上とする
と、さらに顕著な効果が得られる。
また、積層チツプ6とリード部材4は、第1のろう材2
の溶けない温度でろう付けするため、積層チツプ間のろ
う材の変形がなく、ろう材厚みの不均一化が生じないた
め、応力集中の発生もなく信頼性の高い半導体装置を得
ることが出来る。
〔発明の効果〕
本発明によれば、半導体装置内の応力の緩和が図れるの
で、機械的・熱的ストレスに強い信頼性の高い半導体装
置を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体装置の縦断面図、第
2図は第1図の第2のろう材3の厚みを変えた場合の半
導体チツプ1にかかる応力の関係を示す特性図である。 1…半導体チツプ、2…第1のろう材、3…第2のろう
材、4…リード部材、5…樹脂被覆体、6…積層チツ
プ、7…表面保護材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小峰 充 茨城県日立市幸町3丁目1番1号 株式会 社日立製作所日立工場内 (56)参考文献 特開 昭59−56753(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】第1のろう材により積層接着された複数枚
    のpn接合を有する半導体チップからなる積層チップと、
    その両端に第2のろう材により接着された一対のリード
    部材と、積層チップ側面を被覆しているパッシベーショ
    ン用絶縁層と、積層チップ及び一対のリード部材を被覆
    する樹脂被覆体とからなる樹脂モールド半導体装置にお
    いて、第2のろう材の平均厚みが、第1のろう材の平均
    厚みの1.2倍以上であることを特徴とする樹脂モールド
    半導体装置。
JP1166679A 1989-06-30 1989-06-30 樹脂モールド半導体装置 Expired - Lifetime JPH0734459B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1166679A JPH0734459B2 (ja) 1989-06-30 1989-06-30 樹脂モールド半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1166679A JPH0734459B2 (ja) 1989-06-30 1989-06-30 樹脂モールド半導体装置

Publications (2)

Publication Number Publication Date
JPH0334451A JPH0334451A (ja) 1991-02-14
JPH0734459B2 true JPH0734459B2 (ja) 1995-04-12

Family

ID=15835717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1166679A Expired - Lifetime JPH0734459B2 (ja) 1989-06-30 1989-06-30 樹脂モールド半導体装置

Country Status (1)

Country Link
JP (1) JPH0734459B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS535976A (en) * 1976-07-06 1978-01-19 Origin Electric Laminated semiconductor device and method of producing same
JPS5956753A (ja) * 1982-09-24 1984-04-02 Sanyo Electric Co Ltd 積層半導体装置の製造方法
JPS61248539A (ja) * 1985-04-26 1986-11-05 Sanken Electric Co Ltd 半導体装置の製造方法
JPS61256662A (ja) * 1985-05-08 1986-11-14 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0334451A (ja) 1991-02-14

Similar Documents

Publication Publication Date Title
EP0542475B1 (en) Bonding method using solder composed of multiple alternating gold and tin layers
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
CA2118649C (en) Interconnection structure of electronic parts
US5952719A (en) Metal ball grid electronic package having improved solder joint
JPH0817860A (ja) 電子部品の製造方法
JPH0750759B2 (ja) 半導体装置
US4819857A (en) Method for fabricating composite structure
JPH08116007A (ja) 半導体装置
US7042103B2 (en) Low stress semiconductor die attach
US5242099A (en) Method of die bonding semiconductor chip
JPH01278755A (ja) リードフレームおよびこれを用いた樹脂封止型半導体装置
JPH0734459B2 (ja) 樹脂モールド半導体装置
JP4792713B2 (ja) リード線及びその製造方法並びに太陽電池アセンブリ
JP2003124409A (ja) ヒートシンク及びその製造方法
EP0902468B1 (en) Resin-sealed semiconductor device and method of manufacturing the device
US6208017B1 (en) Semiconductor device with lead-on-chip structure
EP0711104B1 (en) Semiconductor device and method for making same
JP2836219B2 (ja) 樹脂封止型半導体パッケージ
JPS6335105B2 (ja)
JPH02130864A (ja) リードフレームのダイパッド構造
JPH05251496A (ja) 半導体素子
JP3220524B2 (ja) ベアチップ
JPS57149741A (en) Bonding method for semiconductor pellet
JP3115432B2 (ja) 半導体装置
JPH06224454A (ja) 高圧半導体整流素子