JPH0147119B2 - - Google Patents
Info
- Publication number
- JPH0147119B2 JPH0147119B2 JP56018431A JP1843181A JPH0147119B2 JP H0147119 B2 JPH0147119 B2 JP H0147119B2 JP 56018431 A JP56018431 A JP 56018431A JP 1843181 A JP1843181 A JP 1843181A JP H0147119 B2 JPH0147119 B2 JP H0147119B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- motor
- operational amplifier
- voltage source
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
Description
【発明の詳細な説明】
本発明は磁気記録再生装置（以下VTRと称す）
のモータの制御装置に関し、特に起動時、位相同
期の引き込み時間を短縮することを目的とする。
のモータの制御装置に関し、特に起動時、位相同
期の引き込み時間を短縮することを目的とする。
VTRのモータの制御回路について第１図を用
いて説明する。モータ１に設けられた周波数発電
機２により得られる信号を、速度制御回路３に入
力し、モータ１の回転数に応じた速度系の誤差信
号を得る。また、モータ１に設けられた回転位相
検出器４により得られる信号を、位相制御回路５
に入力し、基準信号６と位相比較し、モータ１の
位相に応じた位相系の誤差信号を得る。こうして
得られた速度系および位相系の誤差信号を混合回
路７に入力し、混合誤差信号を得、この混合誤差
信号を補償回路８に於いて利得補償および位相補
償を行なつたのちに、モータ駆動回路９に入力
し、モータ１を駆動する事により、モータ１の回
転を制御している。
いて説明する。モータ１に設けられた周波数発電
機２により得られる信号を、速度制御回路３に入
力し、モータ１の回転数に応じた速度系の誤差信
号を得る。また、モータ１に設けられた回転位相
検出器４により得られる信号を、位相制御回路５
に入力し、基準信号６と位相比較し、モータ１の
位相に応じた位相系の誤差信号を得る。こうして
得られた速度系および位相系の誤差信号を混合回
路７に入力し、混合誤差信号を得、この混合誤差
信号を補償回路８に於いて利得補償および位相補
償を行なつたのちに、モータ駆動回路９に入力
し、モータ１を駆動する事により、モータ１の回
転を制御している。
従来、前記補償回路８として、第２図に示すよ
うな積分補償回路が用いられていた。すなわち、
前記混合回路７からの混合誤差信号が演算増幅器
１０の正入力端子に印加される。また演算増幅器
１０の負入力端子には、抵抗R1を介して直流電
圧V1が印加されるとともに、演算増幅器１０の
出力信号の一部がコンデンサＣを介して印加さ
れ、該出力信号の残部は前記モータ駆動回路９に
入力される。演算増幅器１０を理想演算増幅器と
すると、第２図の回路の補償伝達関数Fc（ω）は Fc（ω）＝R1＋１／jωC／R1 となる。すなわち、第２図に示した従来の積分補
償回路を、第１図に示すモータ制御回路の補償回
路８として用いる事により、制御回路の一巡直流
ゲインを無限大にする事ができるので、定常誤差
を零にする事ができる。
うな積分補償回路が用いられていた。すなわち、
前記混合回路７からの混合誤差信号が演算増幅器
１０の正入力端子に印加される。また演算増幅器
１０の負入力端子には、抵抗R1を介して直流電
圧V1が印加されるとともに、演算増幅器１０の
出力信号の一部がコンデンサＣを介して印加さ
れ、該出力信号の残部は前記モータ駆動回路９に
入力される。演算増幅器１０を理想演算増幅器と
すると、第２図の回路の補償伝達関数Fc（ω）は Fc（ω）＝R1＋１／jωC／R1 となる。すなわち、第２図に示した従来の積分補
償回路を、第１図に示すモータ制御回路の補償回
路８として用いる事により、制御回路の一巡直流
ゲインを無限大にする事ができるので、定常誤差
を零にする事ができる。
ところが、モータ１の起動時、すなわちモータ
制御回路の引き込み時には、混合誤差信号は定常
電圧V0よりも低くなる。また演算増幅器１０の
出力端子の電圧は、正入力端子に印加される混合
誤差信号の電圧と同様に低くなる。すなわち、モ
ータ制御回路の引き込み時には、コンデンサＣに
充電が行なわれている。このため、モータ駆動回
路９に印加される混合誤差信号の電圧は、コンデ
ンサＣ、抵抗R1で決まる時定数で上昇し、モー
タ制御回路の引き込み時間を長くする原因となつ
ている。
制御回路の引き込み時には、混合誤差信号は定常
電圧V0よりも低くなる。また演算増幅器１０の
出力端子の電圧は、正入力端子に印加される混合
誤差信号の電圧と同様に低くなる。すなわち、モ
ータ制御回路の引き込み時には、コンデンサＣに
充電が行なわれている。このため、モータ駆動回
路９に印加される混合誤差信号の電圧は、コンデ
ンサＣ、抵抗R1で決まる時定数で上昇し、モー
タ制御回路の引き込み時間を長くする原因となつ
ている。
本発明は、上記従来の問題点を解消した補償回
路を備えたモータの制御装置を提供するものであ
り、以下その一実施例を図面に基づいて説明す
る。
路を備えたモータの制御装置を提供するものであ
り、以下その一実施例を図面に基づいて説明す
る。
第３図は補償回路の回路図であり、第２図に示
す構成要素と同一の構成要素には同一の符号を付
してその説明を省略する。演算増幅器１０の正入
力端子には、第１図の混合回路７より出力される
混合誤差信号が入力される。また演算増幅器１０
の負入力端子には、抵抗R1を介して直流電圧V1
が印加される。演算増幅器１０の負入力端子は、
コンデンサＣを介して第１のスイツチ回路である
PNPトランジスタT1のコレクタに接続されてお
り、該コレクタとコンデンサＣとの接続点は抵抗
R2を介して直流電圧源V2に接続されている。前
記トランジスタT1のエミツタは、前記演算増幅
器１０の出力端子に接続されており、ベースは抵
抗R3を介してモータ１の起動時を検出する速度
検出器を構成するNPNトランジスタT2のコレク
タに接続されている。該トランジスタT2のベー
スは抵抗R4を介して前記演算増幅器１０の出力
端子に接続されており、エミツタは直流電圧源
V1に接続されている。またエミツタが前記演算
増幅器１０の負入力端子に接続された第２のスイ
ツチ回路であるPNPトランジスタT3のコレクタ
は、前記直流電圧源V1に接続され、ベースは抵
抗R5を介して前記演算増幅器１０の出力端子に
接続されている。演算増幅器１０の出力信号は、
第１図のモータ駆動回路９に入力される。なおコ
ンデンサＣと演算増幅器１０の負入力接続との間
に抵抗を挿入してもよい。
す構成要素と同一の構成要素には同一の符号を付
してその説明を省略する。演算増幅器１０の正入
力端子には、第１図の混合回路７より出力される
混合誤差信号が入力される。また演算増幅器１０
の負入力端子には、抵抗R1を介して直流電圧V1
が印加される。演算増幅器１０の負入力端子は、
コンデンサＣを介して第１のスイツチ回路である
PNPトランジスタT1のコレクタに接続されてお
り、該コレクタとコンデンサＣとの接続点は抵抗
R2を介して直流電圧源V2に接続されている。前
記トランジスタT1のエミツタは、前記演算増幅
器１０の出力端子に接続されており、ベースは抵
抗R3を介してモータ１の起動時を検出する速度
検出器を構成するNPNトランジスタT2のコレク
タに接続されている。該トランジスタT2のベー
スは抵抗R4を介して前記演算増幅器１０の出力
端子に接続されており、エミツタは直流電圧源
V1に接続されている。またエミツタが前記演算
増幅器１０の負入力端子に接続された第２のスイ
ツチ回路であるPNPトランジスタT3のコレクタ
は、前記直流電圧源V1に接続され、ベースは抵
抗R5を介して前記演算増幅器１０の出力端子に
接続されている。演算増幅器１０の出力信号は、
第１図のモータ駆動回路９に入力される。なおコ
ンデンサＣと演算増幅器１０の負入力接続との間
に抵抗を挿入してもよい。
次に動作を説明する。直流電圧V2は混合誤差
信号の定常電圧V0と等しく設定されており、直
流電圧V1は定常電圧V0よりも低く設定されてい
る。モータ１の起動時には、速度制御回路３及び
位相制御回路５より得られる誤差信号はローレベ
ルとなるので、演算増幅器１０の出力電圧は定常
電圧V0よりも低くなる。そこでトランジスタT2
がオフ状態となり、従つてトランジスタT1がオ
フ状態となる。またトランジスタT3はオン状態
となる。この状態において、コンデンサＣは、直
流電圧V2により抵抗R2を介して充電される。
信号の定常電圧V0と等しく設定されており、直
流電圧V1は定常電圧V0よりも低く設定されてい
る。モータ１の起動時には、速度制御回路３及び
位相制御回路５より得られる誤差信号はローレベ
ルとなるので、演算増幅器１０の出力電圧は定常
電圧V0よりも低くなる。そこでトランジスタT2
がオフ状態となり、従つてトランジスタT1がオ
フ状態となる。またトランジスタT3はオン状態
となる。この状態において、コンデンサＣは、直
流電圧V2により抵抗R2を介して充電される。
モータ１が起動され、演算増幅器１０の出力電
圧が上昇すると、トランジスタT2がオンし、ト
ランジスタT1がオン状態となる。またトランジ
スタT3はオフ状態となる。この状態においては、
演算増幅器１０を理想演算増幅器とすると、第３
図の回路の補償伝達関数Fc（ω）は Fc（ω）＝R1＋１／jωC／R1 となる。
圧が上昇すると、トランジスタT2がオンし、ト
ランジスタT1がオン状態となる。またトランジ
スタT3はオフ状態となる。この状態においては、
演算増幅器１０を理想演算増幅器とすると、第３
図の回路の補償伝達関数Fc（ω）は Fc（ω）＝R1＋１／jωC／R1 となる。
すなわち、モータ１の定常回転時においては、
補償回路の補償伝達関数は第２図に示した従来の
補償回路と等しくなる。またモータ１の起動時に
補償回路８と一体化され、演算増幅器１０の出力
端子に接続された速度検出器によりモータ１の起
動が検出され、コンデンサＣ、抵抗R2の時定数
によりコンデンサＣが充電される為、抵抗R2の
値を抵抗R1の値よりも小さくする事により、補
償回路の定常時の補償伝達関数に影響を与える事
なくコンデンサＣの充電を速める事ができる。
補償回路の補償伝達関数は第２図に示した従来の
補償回路と等しくなる。またモータ１の起動時に
補償回路８と一体化され、演算増幅器１０の出力
端子に接続された速度検出器によりモータ１の起
動が検出され、コンデンサＣ、抵抗R2の時定数
によりコンデンサＣが充電される為、抵抗R2の
値を抵抗R1の値よりも小さくする事により、補
償回路の定常時の補償伝達関数に影響を与える事
なくコンデンサＣの充電を速める事ができる。
このように、上記構成の補償回路によりモータ
の制御回路の引き込み時間を短縮する事ができ
る。また演算増幅器１０の出力でモータ１の起動
時の検出を行なつているため、回路構成を簡単に
できる。
の制御回路の引き込み時間を短縮する事ができ
る。また演算増幅器１０の出力でモータ１の起動
時の検出を行なつているため、回路構成を簡単に
できる。
なお、上記実施例においては、演算増幅器１０
を正相増幅器として用いた例について説明した
が、演算増幅器１０を反転増幅器として用いても
よいことは言うまでもない。
を正相増幅器として用いた例について説明した
が、演算増幅器１０を反転増幅器として用いても
よいことは言うまでもない。
以上説明したように、本発明にかかるモータの
制御装置によれば、モータの起動時に、位相同期
の引き込み時間を短縮し得る。
制御装置によれば、モータの起動時に、位相同期
の引き込み時間を短縮し得る。
第１図はモータの制御回路のブロツク図、第２
図はモータ制御回路における従来の補償回路の回
路図、第３図は本発明の一実施例を示す補償回路
の回路図である。 １……モータ、２……周波数発電機、３……速
度制御回路、４……回転位相検出器、５……位相
制御回路、６……基準信号、７……混合回路、８
……補償回路、９……モータ駆動回路、１０……
演算増幅器、T1……トランジスタ（第１のスイ
ツチ回路）、T2……トランジスタ（速度検出器）、
T3……トランジスタ（第２のスイツチ回路）、Ｃ
……コンデンサ、R1……第１の抵抗、R2……第
２の抵抗、V1……第１の直流電圧源、V2……第
２の直流電圧源。
図はモータ制御回路における従来の補償回路の回
路図、第３図は本発明の一実施例を示す補償回路
の回路図である。 １……モータ、２……周波数発電機、３……速
度制御回路、４……回転位相検出器、５……位相
制御回路、６……基準信号、７……混合回路、８
……補償回路、９……モータ駆動回路、１０……
演算増幅器、T1……トランジスタ（第１のスイ
ツチ回路）、T2……トランジスタ（速度検出器）、
T3……トランジスタ（第２のスイツチ回路）、Ｃ
……コンデンサ、R1……第１の抵抗、R2……第
２の抵抗、V1……第１の直流電圧源、V2……第
２の直流電圧源。
Claims (1)
- 【特許請求の範囲】 １ モータに設けられた周波数発電機により得ら
れた信号が速度制御回路を介して混合回路に入力
されると共に、前記モータに設けられた回転位相
検出器により得られた信号が位相制御回路で基準
信号と位相比較された後に前記混合回路に入力さ
れ、該混合回路により得られた誤差信号が補償回
路を介してモータ駆動回路に入力され、該モータ
駆動回路により前記モータを駆動するモータの制
御装置において、 前記補償回路は、正入力端子に前記混合回路の
出力端が接続されかつ負入力端子に第１の抵抗を
介して第１の直流電圧源が接続されさらに出力端
子が前記モータ駆動回路の入力端に接続された演
算増幅器と、 一端が第１のスイツチ回路を介して前記演算増
幅器の出力端子に接続されかつ他端が直接または
抵抗を介して前記演算増幅器の負入力端子に接続
されたコンデンサと、 該コンデンサと前記第１のスイツチ回路の接続
点に前記第１の抵抗より抵抗値の小さい第２の抵
抗を介して接続された第２の直流電圧源と、 前記第１の抵抗と並列接続された第２のスイツ
チ回路とを有し、 前記第２の直流電圧源の電圧は、前記モータの
定常回転時における前記演算増幅器の出力電圧に
等しく設定され、前記第１の直流電圧源の電圧
は、前記第２の直流電圧源より低く設定されると
ともに、 さらに、前記演算増幅器の出力がローレベルの
時は前記第１のスイツチ回路を遮断されると共に
前記第２のスイツチ回路を導通させて前記コンデ
ンサを充電し、前記演算増幅器の出力がハイレベ
ルの時は前記第１のスイツチ回路を導通させると
共に第２のスイツチ回路を遮断させる速度検出器
を備えたことを特徴とするモータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56018431A JPS57132779A (en) | 1981-02-09 | 1981-02-09 | Controlling device for motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56018431A JPS57132779A (en) | 1981-02-09 | 1981-02-09 | Controlling device for motor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57132779A JPS57132779A (en) | 1982-08-17 |
| JPH0147119B2 true JPH0147119B2 (ja) | 1989-10-12 |
Family
ID=11971451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56018431A Granted JPS57132779A (en) | 1981-02-09 | 1981-02-09 | Controlling device for motor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57132779A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50119552A (ja) * | 1974-03-02 | 1975-09-19 |
-
1981
- 1981-02-09 JP JP56018431A patent/JPS57132779A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50119552A (ja) * | 1974-03-02 | 1975-09-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57132779A (en) | 1982-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5569988A (en) | Brushless motor drive circuit including a linear amplifier for sending and output signal based upon the detected back electromotive force voltage | |
| JPH0147119B2 (ja) | ||
| US4081728A (en) | DC motor control circuit | |
| US4514668A (en) | D.C. Motor driving circuit | |
| KR850001029Y1 (ko) | 릴 모우터(Reel Motor)를 이용한 픽츄어 써치(Picture Search)회로 | |
| US4242618A (en) | Speed controller for rotary machine | |
| JPH0326798Y2 (ja) | ||
| JPS639276Y2 (ja) | ||
| JPH026310B2 (ja) | ||
| JPS6349114Y2 (ja) | ||
| JP2828904B2 (ja) | 安定化電源回路 | |
| KR910001826Y1 (ko) | 영상신호 기록 재생장치의 트래킹 조정회로 | |
| JPH0115217Y2 (ja) | ||
| JPS6085440A (ja) | テ−プレコ−ダ | |
| JPS6338718Y2 (ja) | ||
| JPS6311876B2 (ja) | ||
| JPS6151355B2 (ja) | ||
| JPS62221893A (ja) | モ−タの駆動装置 | |
| KR900000769Y1 (ko) | 비데오 카세트 플레이어의 ntsc/pal방식 자동전환회로 | |
| KR930001113Y1 (ko) | 변속재생시의 트래킹 프로세트회로 | |
| KR890000151Y1 (ko) | 동기신호 부재시의 의사동기신호 발생회로 | |
| JPH0630589A (ja) | 直流ブラシレスモータの駆動装置 | |
| JPS645994Y2 (ja) | ||
| JPS58119790A (ja) | 回転体の制御装置 | |
| JPS6241389Y2 (ja) |