JPH0143458B2 - - Google Patents

Info

Publication number
JPH0143458B2
JPH0143458B2 JP4926581A JP4926581A JPH0143458B2 JP H0143458 B2 JPH0143458 B2 JP H0143458B2 JP 4926581 A JP4926581 A JP 4926581A JP 4926581 A JP4926581 A JP 4926581A JP H0143458 B2 JPH0143458 B2 JP H0143458B2
Authority
JP
Japan
Prior art keywords
grid line
semiconductor
semiconductor substrate
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4926581A
Other languages
Japanese (ja)
Other versions
JPS57164546A (en
Inventor
Yoshio Umemura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4926581A priority Critical patent/JPS57164546A/en
Publication of JPS57164546A publication Critical patent/JPS57164546A/en
Publication of JPH0143458B2 publication Critical patent/JPH0143458B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】 本発明は、半導体基板の主表面上に形成された
複数の半導体素子を個別の半導体小片に分割する
ためのグリツドラインを有する半導体装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device having grid lines for dividing a plurality of semiconductor elements formed on the main surface of a semiconductor substrate into individual semiconductor pieces.

半導体基板(シリコンウエハ)の主表面上に半
導体素子(集積回路)を多数個形成する際、各ホ
トリソ工程毎に、半導体素子境界も格子状にパタ
ーンを形成しており、これをグリツドラインと称
している。
When forming a large number of semiconductor elements (integrated circuits) on the main surface of a semiconductor substrate (silicon wafer), the boundaries of the semiconductor elements are also formed in a grid pattern in each photolithography process, and this is called a grid line. There is.

第1図は、白金シリサイドをオーミツクコンタ
クトに使用した従来の半導体装置のグリツドライ
ン近傍の断面図である。この図において、1は半
導体基板、2はフイールド酸化膜、3はパツシベ
ーシヨン用CVD膜、4は白金シリサイド層であ
る。この図においては、領域Aが上述のグリツド
ラインに当る。
FIG. 1 is a cross-sectional view of the vicinity of a grid line of a conventional semiconductor device using platinum silicide as an ohmic contact. In this figure, 1 is a semiconductor substrate, 2 is a field oxide film, 3 is a CVD film for passivation, and 4 is a platinum silicide layer. In this figure, region A corresponds to the grid line mentioned above.

このグリツドラインの領域Aは、通常、多数の
半導体素子を個別の半導体小片に分割することを
容易にするため、およびホトリソ処理に続く熱処
理で、マスク酸化膜と半導体基板との間に発生す
る熱ストレスを緩和するために、各ホトリソの度
毎に、マスク酸化膜を格子状に除去し半導体基板
の表面を露出させている。
Region A of this grid line is typically used to facilitate the separation of a large number of semiconductor devices into individual semiconductor pieces, and to generate thermal stress between the mask oxide film and the semiconductor substrate during heat treatment following photolithography. In order to alleviate this problem, the mask oxide film is removed in a grid pattern each time photolithography is performed to expose the surface of the semiconductor substrate.

したがつて、たとえば白金シリサイドでオーミ
ツクコンタクトを形成するような半導体装置にお
いては、コンタクトホトリソ工程で開孔した(半
導体基板表面を露出させた)グリツドラインの領
域Aについても、白金シリサイド層形成の工程
で、第1図に示すように同時に白金シリサイド層
4が形成される。
Therefore, for example, in a semiconductor device in which an ohmic contact is formed with platinum silicide, the region A of the grid line opened in the contact photolithography process (exposing the surface of the semiconductor substrate) is also affected by the formation of the platinum silicide layer. In the process, a platinum silicide layer 4 is simultaneously formed as shown in FIG.

このグリツドライン領域Aの白金シリサイド層
4は、後に続く工程、たとえばフツ酸デイツプな
どで剥離を生じ易く、その剥離片は他のパターン
部分に付着する。したがつて、従来は上記剥離片
により回路のシヨートが発生して歩留りの低下を
招く欠点があつた。
The platinum silicide layer 4 in the grid line area A is likely to peel off during subsequent steps, such as dipping in hydrofluoric acid, and the peeled pieces adhere to other pattern parts. Therefore, in the past, there was a drawback that the peeled off pieces caused short circuits, resulting in a decrease in yield.

そこで、第1図におけるグリツドラインの領域
Aに、最後の熱処理工程で形成される熱酸化膜を
残しておくことにより、上記グリツドラインの領
域Aに白金シリサイド層4が形成されないように
することが考えられている。
Therefore, it may be possible to prevent the platinum silicide layer 4 from being formed in the grid line area A by leaving the thermal oxide film formed in the final heat treatment step in the grid line area A in FIG. ing.

しかるに、この方法では、上述のマスク酸化膜
と半導体基板間に発生する熱ストレスで半導体基
板にそりを生じ、その後の工程で不都合が生じ
る。
However, in this method, the semiconductor substrate warps due to the thermal stress generated between the mask oxide film and the semiconductor substrate, which causes inconvenience in subsequent steps.

この発明は上記の点に鑑みなされたもので、従
来の欠点を解決し得る新規なグリツドライン構造
を有する半導体装置を提供することを目的とす
る。
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device having a novel grid line structure capable of solving the conventional drawbacks.

以下この発明の実施例を図面を参照して説明す
る。第2図はこの発明の実施例であつて、白金シ
リサイドをオーミツクコンタクトやシヨツトキー
コンタクトに使用した半導体装置を示す。この第
2図において、aは特に上記半導体装置の平面図
である。この平面図においては、この発明を理解
し易いように、グリツドラインの領域A以外の表
面全域を覆つている保護膜(第2図bにおける符
号15に対応)を省略してある。一方、第2図b
は第2図aのb―b線に沿つた断面図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 shows an embodiment of the present invention, which is a semiconductor device using platinum silicide for ohmic contacts and shot key contacts. In FIG. 2, a is particularly a plan view of the semiconductor device. In this plan view, the protective film (corresponding to the reference numeral 15 in FIG. 2b) covering the entire surface other than the grid line area A is omitted so that the invention can be easily understood. On the other hand, Fig. 2b
is a sectional view taken along line bb in FIG. 2a.

さて、第2図a,bにおいて、11は半導体基
板、12はその上に形成された厚い酸化膜であ
る。この酸化膜12は、一般にフイールド酸化膜
と呼称される。13はグリツドラインをなす領域
Aの半導体基板11上に形成された比較的薄い酸
化膜である。また、14は半導体基板11と金属
との二元合金による白金シリサイド層である。こ
の白金シリサイド層14は、上記グリツドライン
をなす領域Aに隣接する近傍の半導体基板11上
に位置し、上記グリツドラインに沿つて細長く、
しかも半導体基板11の主表面上に形成される
各々の半導体素子(分割される各半導体小片とい
うこともできる)の周囲を包囲するようにグリツ
ドライン全域にわたつて延在している。15は
CVD法によつて形成されたPSG(リンシリケート
ガラス)などの保護膜である。この保護膜15
は、グリツドラインの領域A以外の表面全域を覆
つている。したがつて、上記白金シリサイド層1
4上は保護膜15で覆われている。
Now, in FIGS. 2a and 2b, 11 is a semiconductor substrate, and 12 is a thick oxide film formed thereon. This oxide film 12 is generally called a field oxide film. Reference numeral 13 denotes a relatively thin oxide film formed on the semiconductor substrate 11 in the area A forming the grid line. Further, 14 is a platinum silicide layer made of a binary alloy of the semiconductor substrate 11 and metal. This platinum silicide layer 14 is located on the semiconductor substrate 11 in the vicinity adjacent to the region A forming the grid line, and is elongated along the grid line.
Moreover, it extends over the entire grid line so as to surround each semiconductor element (which can also be called each divided semiconductor piece) formed on the main surface of the semiconductor substrate 11. 15 is
This is a protective film made of PSG (phosphosilicate glass), etc., formed by the CVD method. This protective film 15
covers the entire surface except area A of the grid line. Therefore, the platinum silicide layer 1
4 is covered with a protective film 15.

以上のような半導体装置は、第3図ないし第5
図を参照して述べる以下のような製造方法により
製造される。第3図は、すべての拡散工程が終了
し、コンタクトホトリソ直前の状態の断面図であ
る。この図において、第2図と同様に11は半導
体基板、12は厚い酸化膜、13はグリツドライ
ンをなす領域Aに形成された比較的薄い酸化膜で
あるが、この比較的薄い酸化膜13は、半導体基
板11に形成される図示しない不純物拡散領域形
成時に同時に形成された酸化膜であり、この比較
的薄い酸化膜13により半導体基板11は僅かな
がらそりを生じる。
The semiconductor device described above is shown in Figures 3 to 5.
It is manufactured by the following manufacturing method described with reference to the drawings. FIG. 3 is a cross-sectional view of the state immediately before contact photolithography after all the diffusion steps have been completed. In this figure, as in FIG. 2, 11 is a semiconductor substrate, 12 is a thick oxide film, and 13 is a relatively thin oxide film formed in the area A forming the grid line. This is an oxide film formed at the same time as the impurity diffusion region (not shown) formed on the semiconductor substrate 11, and this relatively thin oxide film 13 causes the semiconductor substrate 11 to warp slightly.

次に、第4図において、コンタクトホトリソ工
程が終了した状態を示す。このホトリソ工程で、
グリツドラインに隣接する近傍の両側に上記グリ
ツドラインに沿つて細長く、しかも半導体基板1
1上の各半導体素子の周囲を包囲するようにグリ
ツドライン全域にわたつて延在する開孔21を形
成する。この開孔21により半導体基板11のそ
りは修復する。
Next, FIG. 4 shows a state in which the contact photolithography process has been completed. In this photolithography process,
A long and narrow semiconductor substrate 1 is provided along the grid line on both sides adjacent to the grid line.
An opening 21 is formed extending over the entire grid line so as to surround each semiconductor element on the grid line. This opening 21 repairs the warpage of the semiconductor substrate 11.

次に、開孔21を含む全面に電極材料である金
属層、たとえば白金を被着し熱処理をする。する
と、半導体基板11上に被着された白金はシリコ
ンとの二元合金を形成し、白金のエツチヤントで
は除去されずに第5図に示すように白金シリサイ
ド層14として残存する。
Next, a metal layer as an electrode material, for example, platinum, is deposited on the entire surface including the openings 21 and heat-treated. Then, the platinum deposited on the semiconductor substrate 11 forms a binary alloy with silicon and remains as a platinum silicide layer 14 as shown in FIG. 5 without being removed by the platinum etchant.

次に、半導体基板11上の白金シリサイド層1
4および酸化膜12,13上全面に図示しないが
保護膜としてたとえばPSG膜を形成し、図示し
ないフオトマスクでグリツドライン上のPSG膜
を除去することにより、第2図に示した半導体装
置を得る。
Next, the platinum silicide layer 1 on the semiconductor substrate 11 is
For example, a PSG film (not shown) is formed as a protective film over the entire surface of the oxide films 12 and 13, and the PSG film on the grid lines is removed using a photomask (not shown), thereby obtaining the semiconductor device shown in FIG.

以上説明したように実施例の半導体装置では、
剥離し易い白金シリサイド層14が保護膜15で
覆われており、以後の工程においてフツ化水素な
どのエツチング液に白金シリサイド層14がさら
されることがなくなる。したがつて、白金シリサ
イド層の剥離が生じ、その剥離片により回路のシ
ヨートが生じて歩留りが低下することがなくなる
利点がある。
As explained above, in the semiconductor device of the example,
The easily peelable platinum silicide layer 14 is covered with a protective film 15, so that the platinum silicide layer 14 is not exposed to an etching solution such as hydrogen fluoride in subsequent steps. Therefore, there is an advantage that peeling of the platinum silicide layer does not occur and the peeled pieces do not cause short circuits and reduce yield.

また、グリツドラインの領域Aは比較的薄い酸
化膜13のみで、この領域Aに白金シリサイド層
は存在しない。したがつて、スクライブ断面に白
金シリサイド層が残らず、スクライブ残りによる
細線状のはがれが生じないという利点がある。
Further, in the grid line region A, there is only a relatively thin oxide film 13, and no platinum silicide layer is present in this region A. Therefore, there is an advantage that no platinum silicide layer remains on the scribe cross section, and thin line-like peeling due to scribe residue does not occur.

さらに、上述製造方法から明らかなように半導
体基板11のそりがなくなる利点がある。
Furthermore, as is clear from the above-described manufacturing method, there is an advantage that warpage of the semiconductor substrate 11 is eliminated.

また、グリツドライン領域A以外の表面全域が
保護膜15で覆われることにより厚い酸化膜12
の端が保護膜15で覆われるようになり、さらに
その酸化膜12が白金シリサイド層14でグリツ
ドライン領域Aの比較的薄い酸化膜13と分離さ
れるので、半導体素子各々の端よりの水分の浸入
を防ぎ、耐湿性の向上も期待できる利点がある。
In addition, since the entire surface other than the grid line area A is covered with the protective film 15, the thick oxide film 12
The edges of the semiconductor element are now covered with the protective film 15, and the oxide film 12 is further separated from the relatively thin oxide film 13 in the grid line area A by the platinum silicide layer 14, preventing moisture from entering from the edges of each semiconductor element. It has the advantage of preventing moisture and improving moisture resistance.

なお、上記実施例では、金属層が白金シリサイ
ド層である場合について説明したが、金属層が他
の高融点金属(たとえばTi、W、Mo、Pd)もし
くはそれとのシリサイド層である場合にもこの発
明を適用できる。さらに、この発明は多層配線、
一層配線の別なく適用できる。
In the above embodiments, the case where the metal layer is a platinum silicide layer has been explained, but this also applies when the metal layer is another high melting point metal (for example, Ti, W, Mo, Pd) or a silicide layer with it. Can apply the invention. Furthermore, this invention provides multilayer wiring,
Can be applied regardless of layer wiring.

以上詳述したように、この発明の半導体装置は
グリツドライン全体の半導体基板主表面上に比較
的薄い酸化膜のみを有するとともに、上記グリツ
ドラインに隣接する近傍の上記半導体基板上に、
グリツドラインに沿つて長く延在する高融点金属
あるいはそれの珪化物からなる金属層を有し、さ
らにこの金属層上に保護膜を有することにより、
金属層の剥離および半導体基板のそりを防止し、
さらにはスクライブ残りによる細線状のはがれを
なくすことができる。
As detailed above, the semiconductor device of the present invention has only a relatively thin oxide film on the main surface of the semiconductor substrate over the entire grid line, and on the semiconductor substrate in the vicinity adjacent to the grid line.
By having a metal layer made of a high melting point metal or its silicide extending long along the grid line, and further having a protective film on this metal layer,
Prevents peeling of metal layers and warping of semiconductor substrates,
Furthermore, thin line-like peeling due to scribe residue can be eliminated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の半導体装置を示す断面図、第2
図aおよびbはこの発明の半導体装置の実施例を
示す平面図および断面図、第3図ないし第5図は
第2図の半導体装置の製造方法を説明するために
示した断面図である。 11……半導体基板、12……厚い酸化膜、1
3……比較的薄い酸化膜、14……白金シリサイ
ド層、15……保護膜。
Figure 1 is a sectional view showing a conventional semiconductor device, Figure 2 is a cross-sectional view showing a conventional semiconductor device;
Figures a and b are a plan view and a cross-sectional view showing an embodiment of the semiconductor device of the present invention, and Figures 3 to 5 are cross-sectional views shown to explain the method of manufacturing the semiconductor device of Figure 2. 11...Semiconductor substrate, 12...Thick oxide film, 1
3... Relatively thin oxide film, 14... Platinum silicide layer, 15... Protective film.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体基板の主表面上に形成された複数の半
導体素子を個別の半導体小片に分割するために上
記基板の所定個所に分割用のグリツドラインを有
し、かつ高融点金属あるいは高融点金属の珪化物
を前記半導体素子とのオーミツク接触に用いる半
導体装置において、上記グリツドラインは、全体
が、上記半導体基板の主表面に形成された比較的
薄い酸化膜のみからなり、かつこのグリツドライ
ンに隣接する近傍の上記半導体基板上には、分割
される半導体小片の周囲を包囲するようにグリツ
ドライン全域に沿つて細長く延在する高融点金属
もしくは高融点金属の珪化物よりなる金属層が前
記基板表面に接して設けられ、かつ、この金属層
はその上に保護膜を有することを特徴とする半導
体装置。
1 A refractory metal or a silicide of a refractory metal, which has a dividing grid line at a predetermined location on the substrate in order to divide a plurality of semiconductor elements formed on the main surface of the semiconductor substrate into individual semiconductor pieces. In the semiconductor device, the grid line is entirely composed of only a relatively thin oxide film formed on the main surface of the semiconductor substrate, and the semiconductor device in the vicinity adjacent to the grid line A metal layer made of a high melting point metal or a silicide of a high melting point metal is provided on the substrate and in contact with the surface of the substrate, extending thinly and thinly along the entire grid line so as to surround the semiconductor pieces to be divided, A semiconductor device characterized in that the metal layer has a protective film thereon.
JP4926581A 1981-04-03 1981-04-03 Semiconductor device Granted JPS57164546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4926581A JPS57164546A (en) 1981-04-03 1981-04-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4926581A JPS57164546A (en) 1981-04-03 1981-04-03 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS57164546A JPS57164546A (en) 1982-10-09
JPH0143458B2 true JPH0143458B2 (en) 1989-09-20

Family

ID=12825992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4926581A Granted JPS57164546A (en) 1981-04-03 1981-04-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS57164546A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121851A (en) * 1982-12-28 1984-07-14 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS6255941A (en) * 1985-09-05 1987-03-11 Matsushita Electronics Corp Manufacture of semiconductor device
JPH02308551A (en) * 1989-05-23 1990-12-21 Nec Corp Semiconductor wafer
JPH0622991Y2 (en) * 1990-02-28 1994-06-15 沖電気工業株式会社 Compound semiconductor wafer
JP2012204568A (en) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd Semiconductor device manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS498165A (en) * 1972-05-10 1974-01-24
JPS52122090A (en) * 1976-04-06 1977-10-13 Toshiba Corp Semiconductor integrated circuit device
JPS5457957A (en) * 1977-10-18 1979-05-10 Mitsubishi Electric Corp Production of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS498165A (en) * 1972-05-10 1974-01-24
JPS52122090A (en) * 1976-04-06 1977-10-13 Toshiba Corp Semiconductor integrated circuit device
JPS5457957A (en) * 1977-10-18 1979-05-10 Mitsubishi Electric Corp Production of semiconductor device

Also Published As

Publication number Publication date
JPS57164546A (en) 1982-10-09

Similar Documents

Publication Publication Date Title
EP0039174B1 (en) Gold metallisation in semiconductor devices
JPH0143458B2 (en)
JPS6364057B2 (en)
JP2000150518A (en) Manufacture of semiconductor device
JPH0342505B2 (en)
JPS6329940A (en) Manufacture of semiconductor device
JPH03198342A (en) Manufacture of semiconductor device
JPH0482054B2 (en)
JPS60176231A (en) Electrode forming process of compound semiconductor element
KR100224588B1 (en) Bonding pad forming method of semiconductor device
KR100876286B1 (en) Semiconductor device and manufacturing method thereof
KR0137813B1 (en) Metal wiring method of mosfet
KR100207285B1 (en) Forming method of bonding pad of semiconductor device
JP3031689B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPS5950221B2 (en) Manufacturing method of semiconductor device
JPS6167225A (en) Pattern forming method
JPH08107112A (en) Method of forming interconnection semiconductor device
JPH0831710A (en) Manufacture of semiconductor device
JPH0567620A (en) Bump formation
JPH05175155A (en) Manufacture of grid line of semiconductor integrated circuit device
JPH0822966A (en) Semiconductor device and its manufacture
JPS61141157A (en) Manufacture of semiconductor element
JPS6325954A (en) Semiconductor device and manufacture thereof
JPS6362103B2 (en)
JPH05114537A (en) Manufacture of semiconductor integrated circuit