KR100207285B1 - Forming method of bonding pad of semiconductor device - Google Patents
Forming method of bonding pad of semiconductor device Download PDFInfo
- Publication number
- KR100207285B1 KR100207285B1 KR1019950056947A KR19950056947A KR100207285B1 KR 100207285 B1 KR100207285 B1 KR 100207285B1 KR 1019950056947 A KR1019950056947 A KR 1019950056947A KR 19950056947 A KR19950056947 A KR 19950056947A KR 100207285 B1 KR100207285 B1 KR 100207285B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- titanium nitride
- bonding pad
- semiconductor device
- predetermined
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 10
- 229910021364 Al-Si alloy Inorganic materials 0.000 claims abstract description 9
- 229910018182 Al—Cu Inorganic materials 0.000 claims abstract description 8
- 238000001465 metallisation Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 6
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 235000014653 Carica parviflora Nutrition 0.000 abstract 1
- 241000243321 Cnidaria Species 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- 230000001681 protective effect Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조공정에서 와이어 본딩을 위한 반도체 소자의 본딩패드 형성방법을 제공하는 것을 목적으로 한다. 이와 같은 목적을 달성하기 위한 본 발명의 본딩패드 형성방법은 반도체 기판 위의 층간 절연용 산화막 위에 소정 두께의 본딩 패드용 Al-Cu 합금막, 제1티타늄나이트라이드막, Al-Si 합금막 및 제2티타늄나이트라이드막을 소정 두께만큼 증착하는 단계; 제2티타늄나이트라이드막 위에 감광막 마스크를 형성하여 금속배선 패턴을 형성하는 단계; 전면에 산호막을 소정 두께로 증착하는 단계; 상기 금속배선 패턴이 위치한 산화막의 상부 소정 위치에 와이어와의 본딩을 위한 감광막 마스크를 형성하는 단계; 금속배선층의 알루미늄-실리콘 합금이 노출될 때까지 산화막과 그 바로 밑의 제2티타늄나이트라이드를 식각한 다음, 감광막을 제거하는 단계; 소정 온도의 질소분위기에서 소정시간동안 열처리하는 단계를 포함하는 것을 특징으로 한다.An object of the present invention is to provide a method for forming a bonding pad of a semiconductor device for wire bonding in the manufacturing process of the semiconductor device. Bonding pad forming method of the present invention for achieving the above object is Al-Cu alloy film, first titanium nitride film, Al-Si alloy film for bonding pads of a predetermined thickness on the interlayer insulating oxide film on a semiconductor substrate Depositing a 2 titanium nitride film by a predetermined thickness; Forming a metallization pattern by forming a photoresist mask on the second titanium nitride film; Depositing a coral film in a predetermined thickness on a front surface thereof; Forming a photoresist mask for bonding with a wire at a predetermined position of an oxide film on which the metallization pattern is located; Etching the oxide film and the second titanium nitride immediately below it until the aluminum-silicon alloy of the metallization layer is exposed, and then removing the photoresist film; And heat-treating for a predetermined time in a nitrogen atmosphere at a predetermined temperature.
Description
제1도는 종래의 실시예에 따른 본딩패드가 형성된 상태를 보여주는 단면도.1 is a cross-sectional view showing a state in which a bonding pad according to a conventional embodiment is formed.
제2도는 본 발명의 실시예에 따른 본딩패드의 형성방법을 설명하기 위한 공정 흐름도.2 is a flowchart illustrating a method of forming a bonding pad in accordance with an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 기판 2,8 : 산화막1 semiconductor substrate 2,8 oxide film
3 : 알루미늄-구리 합금막 4,6 : 티타늄나이트라이드막3: aluminum-copper alloy film 4,6 titanium nitride film
5 : 알루미늄-실리콘 합금막 7,9 : 감광막 마스크5: aluminum-silicon alloy film 7, 9: photosensitive film mask
본 발명은 반도체 소자의 제조공정에서 와이어 본딩을 위한 반도체 소자의 본딩 패드 형성방법에 관한 것이다.The present invention relates to a method for forming a bonding pad of a semiconductor device for wire bonding in a semiconductor device manufacturing process.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.Generally, in order to arrange and connect unit cells designed in a chip manufacturing process of a semiconductor device, selective introduction of impurities into predetermined portions of a semiconductor substrate, a lamination process of laminating an insulating layer and a conductive layer, and a pattern mask process are sequentially performed. An integrated circuit is formed on the chip of.
이와 같이 하여 형성된 집적회로칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트림공정 등의 순서로 진행하여 각각의 IC를 형성한다.The integrated circuit chips thus formed are sent to an assembly process, and the respective ICs are formed in the order of chip cutting, chip attachment, wire bonding, mold, forming, trimming, and the like.
상기한 반도체 소자의 칩 제조공정에서 캐패시터나 MOSFET와 같은 소자의 도핑단계의 금속배선형성이 완료되면, 소자나 회로의 제조는 끝나지만 그 완성된 회로가 쉽게 오염이 되는 문제점과 얇고 깨지기 쉬운 금속배선이 손상될 염려가 있다. 이러한 문제는 오염에 대한 장벽과 금속 보호를 해주는 얇은 막을 웨이퍼에 씌워 주므로써 해결한다. 이러한 막을 보호막(Passivataion layer)이라 하는데, 상기 보호막 하층의 금속 패드는 외부의 와이어와 전기적으로 연결되어야 한다.In the chip manufacturing process of the semiconductor device described above, when the metal wiring is formed during the doping step of a device such as a capacitor or a MOSFET, the manufacture of the device or the circuit is finished, but the problem that the finished circuit is easily contaminated and the thin and fragile metal wiring There is a risk of damage. This problem is solved by placing a thin film on the wafer that provides a barrier against contamination and provides metal protection. This layer is called a passivation layer, and the metal pad under the passivation layer must be electrically connected to an external wire.
상기 금속패드의 형성후 보호막을 형성한 다음, 홀을 뚫어서 와이어와 연결하게 되는데, 상기 보호막은 금속패드의 증착후 열처리 없이 바로 행해지게 된다.After the formation of the metal pad, a protective film is formed, and then a hole is connected to the wire. The protective film is directly performed without the heat treatment after the deposition of the metal pad.
첨부한 도면 제1도는 종래의 와이어 본딩 패드가 형성된 상태를 보여주는 도면으로서, 도면에 도시한 와이어 본딩 패드의 형성까지의 과정을 설명하면 다음과 같다.1 is a view illustrating a state in which a wire bonding pad is formed in the related art, and a process of forming the wire bonding pad shown in the drawing will be described below.
기본적인 구성요소들이 형성된 반도체 기판(11)의 절연용 산화막(12) 상부에 금속패드막(13), 예를 들면, 알루미늄-구리의 합금막을 증착한 다음, 상기 금속패드막(13) 위에는 표면 금속막의 오염과 긁힘을 방지하기 위한 보호막인 보호 산화막(14)과 보호 질화막(15)을 형성한다. 이 후, 상기 보호막 상부에 와이어 본딩 패드 마스크를 사용하여 감광막 마스크 패턴을 형성하고 노출되는 보호막을 식각하여 금속배선의 예정된 영역이 노출된 와이어 본딩 패드부(16)를 형성한 다음, 감광막 마스크 패턴을 제거하므로써 제1도에 도시한 상태의 금속패드가 완성된다.A metal pad layer 13, for example, an aluminum-copper alloy layer is deposited on the insulating oxide layer 12 of the semiconductor substrate 11 on which the basic components are formed, and then a surface metal is deposited on the metal pad layer 13. A protective oxide film 14 and a protective nitride film 15, which are protective films for preventing contamination and scratching of the film, are formed. Subsequently, a photoresist mask pattern is formed on the passivation layer using a wire bonding pad mask, and the exposed passivation layer is etched to form a wire bonding pad part 16 exposing a predetermined region of the metal wiring, and then the photoresist mask pattern is formed. By removing, the metal pad of the state shown in FIG. 1 is completed.
상기한 금속패드의 형성후에 노출된 상기 금속패드막(13)이 패키기 완료시까지 대기중에 노출된 상태로 있게 된다. 이로 인하여 금속패드막 상부에 폴리머와 같은 이물질이 형성되어 있는 경우나, 알루미늄에 구리가 함유된 물질의 경우, 상기 금속패드막(13)은 대기중의 수분으로 인하여 부식이 발생한다. 이는 패드 불량의 주 원인으로 작용하여 반도체 패키지 공정에서 제조수율을 저하시키는 문제점으로 작용한다.The metal pad film 13 exposed after the formation of the metal pad is exposed to the air until the packaging is completed. As a result, when a foreign material such as a polymer is formed on the metal pad film or a material containing copper in aluminum, the metal pad film 13 is corroded due to moisture in the air. This acts as a main cause of pad defects, which in turn lowers the manufacturing yield in the semiconductor package process.
따라서, 본 발명의 목적은 와이어 본딩을 위하여 노출된 본딩패드용 금속배선층의 표면에 부식을 방지할 수 있는 합금막을 적층하므로써, 상기한 부식문제를 해결할 수 있는 반도체 소자의 본딩 패드 형성방법을 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a method for forming a bonding pad of a semiconductor device which can solve the above corrosion problem by laminating an alloy film that can prevent corrosion on the surface of the bonding pad metal wiring layer exposed for wire bonding. It is for.
이와 같은 목적을 달성하기 위한 본 발명의 본딩패드 형성방법은 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상부에 소정의 층간 절연용 산화막이 형성된 반도체 소자에 있어서, 상기 산화막 위에 소정 두께의 본딩 패드용 Al-Cu 합금막을 형성하는 단계; Al-Cu 합금막 위에 제1티타늄나이트라이드막을 소정 두께로 증착하는 단계; 상기 제1티타늄나이트라이드막 위에 Al-Si 합금막을 소정 두께로 증착하는 단계; 상기 Al-Si 합금막 위에 제2티타늄나이트라이드막을 소정 두께만큼 증착하는 단계; 상기 제2티타늄나이트라이드막 위에 감광막 마스크를 형성하여 금속배선 패턴을 형성하는 단계; 전면에 산화막을 소정 두께로 증착하는 단계; 상기 금속배선 패턴이 위치한 산화막의 상부 소정 위치에 와이어와의 본딩을 위한 감광막 마스크를 형성하는 단계; 상기 금속배선층의 알루미늄-실리콘 합금이 노출될 때까지 산화막과 그 바로 밑의 제2티타늄나이트라이드를 식각한 다음, 감광막을 제거하는 단계; 소정 온도의 질소분위기에서 소정시간 동안 열처리하는 단계를 포함하는 것을 특징으로 한다.The method of forming a bonding pad according to the present invention for achieving the above object is a semiconductor device having a predetermined interlayer insulating oxide film formed on a semiconductor substrate on which predetermined unit cells and wirings are formed, the bonding pad having a predetermined thickness on the oxide film. Forming an Al—Cu alloy film; Depositing a first titanium nitride film to a predetermined thickness on the Al—Cu alloy film; Depositing an Al—Si alloy film to a predetermined thickness on the first titanium nitride film; Depositing a second titanium nitride film by a predetermined thickness on the Al—Si alloy film; Forming a photoresist mask on the second titanium nitride layer to form a metal wiring pattern; Depositing an oxide film at a predetermined thickness on the entire surface; Forming a photoresist mask for bonding with a wire at a predetermined position of an oxide film on which the metallization pattern is located; Etching the oxide layer and the second titanium nitride immediately below the aluminum layer until the aluminum-silicon alloy of the metallization layer is exposed, and then removing the photoresist layer; And heat-treating for a predetermined time in a nitrogen atmosphere at a predetermined temperature.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
첨부한 도면 제2도는 본 발명의 실시예에 따른 본딩패드 형성방법을 설명하기 위한 공정 흐름도이다.2 is a flowchart illustrating a method of forming a bonding pad in accordance with an embodiment of the present invention.
먼저, (a)도면에 도시한 바와 같이, 소정의 단위 셀 및 배선 등이 형성된 반도체 기판 상에 소정의 층간 절연용 산화막(2)이 형성된 반도체 소자의 있어서, 산화막(2) 위에 소정 두께의 본딩 패드용 Al-Cu 합금막(3)을 형성한다. 상기 본딩 패드용 알루미늄에 첨가되는 구리의 함량은 3미만으로서, 본딩패드용 금속배선의 전자이동(Electro Migration)에 대한 내구성을 향상시키기 위한 것이다. 상기 Al-Cu 합금막(3) 위에, 티타늄나이트라이드박막을 1,000미만의 두께로 증착하고, 상기 티타늄나이트라이드 위에 Al-Si 합금막(5)을 소정 두께로 증착한다. 상기 Al-Si 합금막(5)은 본딩패드 공정의 완료후, 노출되는 층으로서, 부식의 방지를 위하여 구리가 완전히 배제되고, 실리콘이 2미만으로 함유된 것이다. 이 후, 상기 Al-Si 합금막(5) 위에 티타늄나이트라이드막(6)을 1,000미만의 두께로 증착한다.First, as shown in (a), in a semiconductor device in which a predetermined interlayer insulating oxide film 2 is formed on a semiconductor substrate on which predetermined unit cells, wirings, and the like are formed, bonding of a predetermined thickness on the oxide film 2 is performed. An Al-Cu alloy film 3 for pads is formed. The amount of copper added to the bonding pad aluminum is 3 Less than, to improve the durability against the electromigration of the metal wiring for the bonding pad (Electro Migration). On the Al-Cu alloy film 3, a titanium nitride thin film was 1,000 It is deposited to a thickness less than, and the Al-Si alloy film 5 is deposited to a predetermined thickness on the titanium nitride. The Al-Si alloy film 5 is a layer exposed after completion of the bonding pad process, and copper is completely excluded to prevent corrosion, and silicon 2 It is contained below. Thereafter, a titanium nitride film 6 was deposited on the Al-Si alloy film 5 at 1,000. Deposit to a thickness of less than.
상기 알루미늄-구리 합금막(3), 티타늄나이트라이드막(4), 알루미늄-실리콘 합금막(5)은 스퍼터링법에 의하여 진공상태에서 증착이 이루어지도록 하고, 상기 알루미늄 합금막(3,5)과 티타늄나이트라이드(4,6) 증착시에 서로간의 온도 차이가 200를 넘지 않도록 한다.The aluminum-copper alloy film 3, the titanium nitride film 4, and the aluminum-silicon alloy film 5 are deposited in a vacuum state by a sputtering method, and the aluminum alloy films 3 and 5 The temperature difference between them when depositing titanium nitride (4,6) is 200 Do not exceed.
이 후, 상기 티타늄나이트라이드막(6) 위에 감광막 마스크(7)를 형성하여 금속배선 패턴을 형성한다.Thereafter, a photoresist mask 7 is formed on the titanium nitride film 6 to form a metal wiring pattern.
다음으로, (b)와 같이, 전면에 금속배선의 단차를 유지할 정도의 소정 두께로 보호막인 산화막(8)을 증착한 다음, 상기 금속배선 패턴이 위치한 산화막(8)의 상부 소정 위치에 와이어와의 본딩을 위한 감광막 마스크 패턴을 형성한다.Next, as shown in (b), the oxide film 8, which is a protective film, is deposited to a predetermined thickness such that the level of the metal wiring is maintained on the entire surface, and then the wire and the wire are placed at the upper predetermined position of the oxide film 8 where the metal wiring pattern is located. To form a photoresist mask pattern for bonding.
이 후, (c)와 같이, 상기 금속배선층의 알루미늄-실리콘 합금이 노출될 때까지 산화막과 그 바로 밑의 티타늄나이트라이드를 비등방성 식각한 다음, 감광막을 제거하므로써, 와이어와의 본딩을 위한 패드를 형성한다. 이 후, 상압 이하의 압력, 400이상의 온도, 50이상의 질소(N2) 개스를 공급한 상태에서 10분 이상 가열하여 본딩 패드를 안정화시켜 주므로써, 공정을 완료하게 된다.Thereafter, as shown in (c), the anisotropic etching of the oxide film and the titanium nitride immediately below it is performed until the aluminum-silicon alloy of the metallization layer is exposed, and then the pad for bonding with the wire is removed by removing the photosensitive film. To form. After this, the pressure below atmospheric pressure, 400 Temperature above 50 The above step is completed by heating at least 10 minutes in the state where the above nitrogen (N 2 ) gas is supplied to stabilize the bonding pad.
이상에서 설명한 바와 같이, 본 발명의 본딩 패드 형성방법에 따르면, 다이 패키지를 위한 와이어 본딩전에 노출되는 막은 알루미늄과 실리콘의 합금막으로서, 이는 수분 등에 의한 부식을 방지하는 효과를 제공한다.As described above, according to the bonding pad forming method of the present invention, the film exposed before the wire bonding for the die package is an alloy film of aluminum and silicon, which provides an effect of preventing corrosion by moisture or the like.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Although specific embodiments of the present invention have been described and illustrated herein, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950056947A KR100207285B1 (en) | 1995-12-26 | 1995-12-26 | Forming method of bonding pad of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950056947A KR100207285B1 (en) | 1995-12-26 | 1995-12-26 | Forming method of bonding pad of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053136A KR970053136A (en) | 1997-07-29 |
| KR100207285B1 true KR100207285B1 (en) | 1999-07-15 |
Family
ID=19444572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950056947A KR100207285B1 (en) | 1995-12-26 | 1995-12-26 | Forming method of bonding pad of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100207285B1 (en) |
-
1995
- 1995-12-26 KR KR1019950056947A patent/KR100207285B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053136A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1282188C (en) | Multilayer metallization method for integrated circuits | |
| US4652336A (en) | Method of producing copper platforms for integrated circuits | |
| US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
| JP2000510288A (en) | Integrated circuit and manufacturing method thereof | |
| KR100365166B1 (en) | Method and apparatus for capping metallization layer | |
| EP0318954A2 (en) | Semiconductor device having a composite insulating interlayer | |
| US4022931A (en) | Process for making semiconductor device | |
| US5909635A (en) | Cladding of an interconnect for improved electromigration performance | |
| JPS6364057B2 (en) | ||
| KR100207285B1 (en) | Forming method of bonding pad of semiconductor device | |
| EP0147247A2 (en) | Method for forming hillock suppression layer in dual metal layer processing and structure formed thereby | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JPH03120821A (en) | Method of manufacturing integrated circuit device | |
| US5599746A (en) | Method to eliminate polycide peeling at wafer edge using extended scribe lines | |
| KR0179558B1 (en) | Bonding pad forming method of semiconductor device | |
| KR100224588B1 (en) | Bonding pad forming method of semiconductor device | |
| KR100212170B1 (en) | Forming method for bonding pad of semiconductor device | |
| JPH0143458B2 (en) | ||
| CN110867389B (en) | Method for improving crystallization defect of aluminum bonding pad | |
| KR100220243B1 (en) | Bonding pad of semiconductor device | |
| US20210028060A1 (en) | Contact fabrication to mitigate undercut | |
| KR100374300B1 (en) | Copper layer for semiconductor fabrication method | |
| JP2727605B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3688335B2 (en) | Semiconductor integrated circuit device, manufacturing method thereof, and semiconductor wafer | |
| KR100929424B1 (en) | Method of forming pad of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |