KR100220243B1 - Bonding pad of semiconductor device - Google Patents
Bonding pad of semiconductor device Download PDFInfo
- Publication number
- KR100220243B1 KR100220243B1 KR1019950054624A KR19950054624A KR100220243B1 KR 100220243 B1 KR100220243 B1 KR 100220243B1 KR 1019950054624 A KR1019950054624 A KR 1019950054624A KR 19950054624 A KR19950054624 A KR 19950054624A KR 100220243 B1 KR100220243 B1 KR 100220243B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal pad
- oxide film
- semiconductor device
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 238000007654 immersion Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 54
- 239000010410 layer Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000011109 contamination Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 소자의 본딩 패드 형성방법에 관한 것으로, 특히, 반도체 소자의 본딩 피드 과정에서 본딩 결과를 정확히 예측할 수 있는 반도체 소자의 본딩 패드 형성방법에 관한 것으로, 본 발명은 반도체 소자의 금속 패드막의 오픈 공정 이후, KOH 용액에 결과물이 형성된 웨이퍼를 침지하여, 그의 결과에 따라 본딩 패드 부위의 자연 산화막의 성장 여부를 판별하므로써, 이후 진행되는 와이어 본드 및 패키지 공정시 제조수율이 향상된다.The present invention relates to a method of forming a bonding pad of a semiconductor device, and more particularly, to a method of forming a bonding pad of a semiconductor device capable of accurately predicting a bonding result during a bonding feed process of a semiconductor device. After the open process, the wafer formed with the resultant is immersed in the KOH solution, and according to the result of the determination of the growth or absence of the natural oxide film on the bonding pad region, the production yield during the subsequent wire bond and package process is improved.
Description
제1도는 종래의 반도체 소자의 본딩 패드 형성방법을 설명하기 위한 도면.1 is a view for explaining a bonding pad forming method of a conventional semiconductor device.
제2(a)도 및 (b)도는 본 발명에 따른 반도체 소자의 본딩 패드 형성 방법을 설명하기 위한 도면.2 (a) and (b) are views for explaining a method of forming a bonding pad of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 기판 2 : 절연막1 semiconductor substrate 2 insulating film
3 : 금속 패드막 4,5 : 플라즈마 보조 산화막3: metal pad film 4,5 plasma assisted oxide film
7 : 자연 산화막7: natural oxide film
본 발명은 반도체 소자의 본딩 패드 형성방법에 관한 것으로, 특히 반도체 소자의 본딩 패드 과정에서 본딩 결과를 정확히 예측할 수 있는 반도체 소자의 본딩 패드 형성방법에 관한 것이다.The present invention relates to a method of forming a bonding pad of a semiconductor device, and more particularly, to a method of forming a bonding pad of a semiconductor device capable of accurately predicting a bonding result during a bonding pad process of a semiconductor device.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물이 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 각각의 칩에 집적회로가 형성된다.Generally, in order to arrange and connect unit cells designed in a chip manufacturing process of a semiconductor device, impurities are selectively introduced into predetermined portions of a semiconductor substrate, a lamination process of laminating an insulating layer and a conductive layer, and a pattern mask process are performed in this order. An integrated circuit is formed on the chip of.
이와 같이 하여 형성된 집적회로칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트림공정 등의 순서로 진행하여 각각의 IC를 형성한다.The integrated circuit chips thus formed are sent to an assembly process, and the respective ICs are formed in the order of chip cutting, chip attachment, wire bonding, mold, forming, trimming, and the like.
상기한 반도체 소자의 칩 제조공정에서 캐패시터나 MOSFET와 같은 소자의 도핑단계의 금속배선형성이 완료되면, 소자나 회로의 제조는 끝나지만 그 완성된 회로가 쉽게 오염이 되는 문제점과 얇고 깨지기 쉬운 금속배선이 손상될 염려가 있다. 이러한 문제는 오염에 대한 장벽과 금속 보호를 해주는 얇은 막을 웨이퍼에 씌워 주므로써 해결한다. 이러한 막을 보호막(Passivation layer)이라 하는데, 상기 보호막 하층의 금속 패드는 외부의 와이어와 전기적으로 연결되어야 한다.In the chip manufacturing process of the semiconductor device described above, when the metal wiring is formed during the doping step of a device such as a capacitor or a MOSFET, the manufacture of the device or the circuit is finished, but the problem that the finished circuit is easily contaminated and the thin and fragile metal wiring There is a risk of damage. This problem is solved by placing a thin film on the wafer that provides a barrier against contamination and provides metal protection. This film is called a passivation layer. The metal pad under the passivation layer must be electrically connected to an external wire.
상기 금속패드의 형성후 보호막을 형성한 다음, 홀을 뚫어서 와이어와 연결하게 되는데, 상기 보호막은 금속패드의 증착후 열처리 없이 바로 행해지게 된다.After the formation of the metal pad, a protective film is formed, and then a hole is connected to the wire. The protective film is directly performed without the heat treatment after the deposition of the metal pad.
첨부한 도면 제1도는 종래의 와이어 본딩 패드가 형성된 상태를 보여주는 도면으로서, 도면에 도시한 와이어 본딩 패드의 형성까지의 과정을 설명하면 다음과 같다.1 is a view illustrating a state in which a wire bonding pad is formed in the related art, and a process of forming the wire bonding pad shown in the drawing will be described below.
반도체 소자를 이루는 기본 전극이 형성된 반도체 기판(1)의 절연막(2)상부에 금속패드막(3), 예를 들면, 알루미늄막을 증착한 다음, 금속패드를 형성하기 위한 감광막의 노광시 광의 반사에 의한 노치를 방지하기 위한 반사방지막(3')을 상기 금속 패드막(3)위에 적층한다.A metal pad film 3, for example, an aluminum film is deposited on the insulating film 2 of the semiconductor substrate 1 on which the base electrode constituting the semiconductor element is deposited, and then the reflection of light during exposure of the photosensitive film for forming the metal pad. An anti-reflection film 3 'for preventing the notch due to the above is laminated on the metal pad film 3.
상기 난반사 방지막(3') 위에는 표면 금속막의 오염과 긁힘을 방지하기 위한 제1플라즈마 보조 산화막(4)과 제2플라즈마 보조 산화막(5)을 순차적으로 형성한다. 그리고 제2플라즈마 보조 산화막(5) 상부에 와이어 본딩 패드 마스크를 사용하여 감광막 마스크 패턴(도시되지 않음)을 형성하고 노출되는 보호막을 식각하여 금속배선의 예정된 영역이 노출된 와이어 본딩 패드부(6)를 형성한 다음, 감광막 마스크 패턴을 제거하므로써 제1도에 도시한 상태의 금속패드가 완성된다.A first plasma auxiliary oxide film 4 and a second plasma auxiliary oxide film 5 are sequentially formed on the diffuse reflection prevention film 3 ′ to prevent contamination and scratching of the surface metal film. The wire bonding pad part 6 in which a predetermined area of the metal wiring is exposed by forming a photoresist mask pattern (not shown) using a wire bonding pad mask on the second plasma auxiliary oxide film 5 and etching the exposed protective film. Next, the metal pad in the state shown in FIG. 1 is completed by removing the photoresist mask pattern.
그러나, 상기와 같이 플라즈마 보조 산화막을 제거하여 하부의 금속 패드막을 노출시키는 공정시, 노출된 금속 패드 부위에 자연 산화막(7)이 약 80 내지 120Å두께로 성장하게 되는 경우가 다발하였다. 이로인하여 와이어 본딩시 이러한 자연 산화막으로 인하여 다량의 본딩 불량이 발생되고, 소자의 제조 수율을 저하시키게 되었다.However, in the process of exposing the lower metal pad film by removing the plasma auxiliary oxide film as described above, there are many cases in which the native oxide film 7 grows to about 80 to 120 kPa in the exposed metal pad area. As a result, a large amount of bonding defects are generated due to the natural oxide film during wire bonding, thereby lowering the manufacturing yield of the device.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 노출된 본딩 패드 부위에 자연 산화막의 성장 여부를 화학 용액을 이용하여 본딩 유무를 사전에 판별하여 제조 수율을 증대시킬 수 있는 반도체 소자의 본딩 패드 형성방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention is to solve the above-mentioned conventional problems, and to determine whether the growth of the natural oxide film on the exposed bonding pad region by using a chemical solution to determine whether the bonding in advance to increase the manufacturing yield of the semiconductor device It is an object to provide a bonding pad forming method.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 기본 전극이 구비된 반도체 기판부에 절연막을 형성하고, 금속 패드막을 형성한다음, 그 상부에 절연 산화막을 형성하고, 절연 산화막의 소정 부분 식각하여 금속 패드막을 오픈하는 공정을 포함하는 반도체 소자의 본딩 패드 형성방법에 있어서, 상기 금속 패드막을 오픈시키는 단계 이후, 상기 오픈된 금속 패드막이 형성된 반도체 기판을 KOH용액에 소정 시간동안 침지하는 공정을 실시하여, KOH에 의하여 금속 패드막이 반응하지 않으면 금속 패드막 상부에 자연산화막이 발생된 것으로 판정하고, 반응이 일어나면 자연산화막이 발생되지 않은 것으로 판정하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention forms an insulating film on a semiconductor substrate provided with a basic electrode, forms a metal pad film, and then forms an insulating oxide film thereon, and a predetermined portion of the insulating oxide film. A method of forming a bonding pad of a semiconductor device, the method comprising: etching and opening a metal pad layer, after the opening of the metal pad layer, immersing the semiconductor substrate on which the open metal pad layer is formed in a KOH solution for a predetermined time. In this case, when the metal pad film does not react by KOH, it is determined that a natural oxide film is generated on the upper portion of the metal pad film, and when the reaction occurs, it is determined that the natural oxide film is not generated.
또한, 상기 반도체 기판을 KOH 용액에 침지시키는 단계 이후에, KOH 반응이 이루어지지 않은 자연 산화막이 금속 패드막 상부에 발생된 다이를 샘플링하여 추가로 금속 패드막 상의 자연 산화막을 식각하는 공정을 부가적으로 포함하는 것을 특징으로 한다.In addition, after the step of immersing the semiconductor substrate in the KOH solution, a step of additionally etching the natural oxide film on the metal pad film by sampling a die generated on the metal pad film is not the natural oxide film is not KOH reaction. It characterized by including as.
이하, 본 발명의 양호한 실시예를 첨부한 도면에 의거하여 자세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면 제2(a)도 및 (b)도는 본 발명의 반도체 소자의 본딩 패드 형성방법을 설명하기 위한 도면으로서, 제2(a)도는 패드 상부에 자연 산화막이 성장되었을시 KOH 처리를 실시한 후의 평면도이고, 제2(b)도는 자연 산화막이 성장되지 않았을시의 KOH처리를 실시한 후의 단면도이다.2 (a) and (b) are diagrams for explaining a method of forming a bonding pad of a semiconductor device according to the present invention. FIG. 2 (a) is a diagram illustrating KOH treatment when a natural oxide film is grown on a pad. Fig. 2 (b) is a cross sectional view after the KOH treatment when no natural oxide film is grown.
반도체 소자를 이루는 기본 전극이 형성된 반도체 기판의 절연막 상부에 금속패드막 예를 들면, 알루미늄막을 증착한 다음, 금속패드를 형성하기 위한 감광막의 노광시 광의 반사에 의한 노치를 방지하기 위한 반사방지막을 상기 금속 패드막 위에 적층한다.After depositing a metal pad film, for example, an aluminum film, on the insulating film of the semiconductor substrate on which the basic electrode constituting the semiconductor device is formed, an anti-reflection film for preventing notches due to reflection of light during exposure of the photosensitive film for forming the metal pad is described above. It is laminated on a metal pad film.
상기 반사 방지막 위에는 표면 금속막의 오염과 긁힘을 방지하기 위한 제1플라즈마 보조 산화막과 제2플라즈마 보조 산화막을 순차적으로 형성한다. 그리고 제2플라즈마 보조 산화막 상부에 와이어 본딩 패드 마스크를 사용하여 감광막 마스크 패턴을 형성하고 노출되는 보호막을 식각하여 금속배선의 예정된 영역이 노출된 와이어 본딩 패드부를 형성한다.On the anti-reflection film, a first plasma auxiliary oxide film and a second plasma auxiliary oxide film are sequentially formed to prevent contamination and scratching of the surface metal film. The photoresist mask pattern is formed on the second plasma auxiliary oxide layer using a wire bonding pad mask, and the exposed protective layer is etched to form a wire bonding pad part in which a predetermined region of the metal wiring is exposed.
다음에, KOH 용액에 상기 오픈된 금속 패드가 형성된 웨이퍼를 3 내지 10분간 침지한다.Next, the wafer on which the open metal pad is formed is immersed in a KOH solution for 3 to 10 minutes.
그러면, 상기 패드 오픈 영역에 자연 산화막 즉, 알루미늄 금속 패드일 경우에는 Al2O3가 형성되어 있을 경우에는, 첨부한 도면 제2(a)도와 같이, 상기 KOH 용액과 큰 반응을 일으키지 않는다. 그 이유는 상기 Al2O3는 식각액 및 식각 가스에 반응이 잘이루어지지 않으므로, 상기와 같은 KOH 용액에 침지하여도 별다른 반응을 일으키지 않는다.Then, when Al 2 O 3 is formed in a natural oxide film, that is, an aluminum metal pad in the pad open area, as shown in FIG. 2 (a) of the accompanying drawings, a large reaction does not occur with the KOH solution. The reason is that the Al 2 O 3 is not well reacted with the etching solution and the etching gas, so even when immersed in the KOH solution as described above does not cause any reaction.
그러나, 상기 패드 오픈 영역에 자연 산화막이 존재하지 않는 경우에는 제2(b)도에 도시된 것과 같이 본딩 패드 부위가 반응을 일으키게 된다.However, when no natural oxide film is present in the pad open region, the bonding pad portion causes a reaction as shown in FIG. 2 (b).
이의 반응 메카니즘은 다음과 같다.Its reaction mechanism is as follows.
6KOH + 2Al → 2K3ALO33+ 3H2와 같은 반응을 일으키게 되어 자연 산화막의 생성 여부를 쉽게 파악할 수 있다.6KOH + 2Al → 2K 3 ALO3 3 + 3H 2 It is possible to easily determine whether or not to form a natural oxide film.
또한, 상기 KOH 용액은 금속 패드의 성질 즉, 금속막의 재질에 따라 반응정도가 달라진다. 먼저, 알루미늄에 1%의 Si가 포함되었을 경우에는 KOH와 100% 반응이 이루어지지만, Al + 1% Si + 0.5% Cu는 KOH와 70 내지 80% 정도 반응되고, Al + 0.5% Cu는 40 내지 60% 정도 반응된다. 이러한 결과는 알루미늄 성분에 구리(Cu)가 첨가되며 산화가 촉진됨을 알 수 있다.In addition, the degree of reaction of the KOH solution depends on the properties of the metal pad, that is, the material of the metal film. First, when 1% of Si is included in aluminum, 100% reaction occurs with KOH, but Al + 1% Si + 0.5% Cu reacts with KOH about 70 to 80%, and Al + 0.5% Cu is 40 to 60% of the reaction. These results indicate that copper is added to the aluminum component and oxidation is accelerated.
이에 따라, 상기 결과물이 형성된 웨이퍼를 KOH 처리시킨후, 반응이 일어나지 않은 다이를 샘플링 하여 추가로 CF4가스로 식각 공정을 진행한다음, 와이어 본딩 공정을 진행한다.Accordingly, the wafer on which the resultant is formed is subjected to KOH treatment, and then, the die without reaction is sampled, and the etching process is further performed with CF 4 gas, and then the wire bonding process is performed.
이상에서 자세히 설명한 바와 같이, 본 발명은 반도체 소자의 금속 패드막의 오픈 공정 이후, KOH 용액에 결과물이 형성된 웨이퍼를 침지하여, 그의 결과에 따라 본딩 패드 부위의 자연 산화막의 성장 여부를 판별하므로써, 이후 진행되는 와이어 본드 및 패키지 공정시 제조 수율이 향상된다.As described in detail above, the present invention proceeds by immersing the wafer in which the resultant is formed in the KOH solution after the open process of the metal pad film of the semiconductor device, and determining whether the natural oxide film is grown in the bonding pad region according to the result. Production yields are improved during the wire bond and package process.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용이하게 발명해낼 수 있다.Various embodiments are obvious to those skilled in the art without departing from the spirit and spirit of the invention and can be easily invented.
따라서 여기에 첨부된 청구범위는 앞서 설명된 것에 한정하지 않고, 상기의 청구범위는 이 발명에 내제되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Therefore, the claims appended hereto are not limited to those described above, and the above claims encompass all patentable novelties that are inherent in this invention, and furthermore, those of ordinary skill in the art to which this invention pertains. It includes all features processed evenly by the ruler.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054624A KR100220243B1 (en) | 1995-12-22 | 1995-12-22 | Bonding pad of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054624A KR100220243B1 (en) | 1995-12-22 | 1995-12-22 | Bonding pad of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053176A KR970053176A (en) | 1997-07-29 |
| KR100220243B1 true KR100220243B1 (en) | 1999-09-15 |
Family
ID=19443196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950054624A KR100220243B1 (en) | 1995-12-22 | 1995-12-22 | Bonding pad of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100220243B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681676B1 (en) * | 2005-12-01 | 2007-02-09 | 동부일렉트로닉스 주식회사 | Method for forming pad in semiconductor device |
-
1995
- 1995-12-22 KR KR1019950054624A patent/KR100220243B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053176A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0684643B1 (en) | Method of manufacturing semiconductor devices in an active layer on an support substrate | |
| US4205099A (en) | Method for making terminal bumps on semiconductor wafers | |
| CN100382247C (en) | Manufacturing method of semiconductor device | |
| US3824678A (en) | Process for laser scribing beam lead semiconductor wafers | |
| EP0039174B1 (en) | Gold metallisation in semiconductor devices | |
| JPH04155835A (en) | Manufacture of integrated circuit device | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| EP0132614A1 (en) | A method for manufacturing an integrated circuit device | |
| US6063207A (en) | Surface treatment for bonding pad | |
| US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
| US5833758A (en) | Method for cleaning semiconductor wafers to improve dice to substrate solderability | |
| KR100220243B1 (en) | Bonding pad of semiconductor device | |
| US3836446A (en) | Semiconductor devices manufacture | |
| EP0085777A2 (en) | Fabrication of devices including selective formation of titanium disilicide by direct reaction | |
| JPS5933833A (en) | Manufacture of semiconductor device | |
| KR0179558B1 (en) | Bonding pad forming method of semiconductor device | |
| KR100224588B1 (en) | Bonding pad forming method of semiconductor device | |
| JP3116534B2 (en) | Method for manufacturing flip chip of integrated circuit device | |
| US4517734A (en) | Method of passivating aluminum interconnects of non-hermetically sealed integrated circuit semiconductor devices | |
| KR940007290B1 (en) | Manufacturing method of wirebonding pad | |
| KR100215694B1 (en) | Manufacturing method of semiconductor device | |
| KR100207285B1 (en) | Forming method of bonding pad of semiconductor device | |
| KR100591128B1 (en) | Semiconductor device and fabrication method thereof | |
| KR100571265B1 (en) | Package Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |