JP2727605B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2727605B2 JP2727605B2 JP29502388A JP29502388A JP2727605B2 JP 2727605 B2 JP2727605 B2 JP 2727605B2 JP 29502388 A JP29502388 A JP 29502388A JP 29502388 A JP29502388 A JP 29502388A JP 2727605 B2 JP2727605 B2 JP 2727605B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- semiconductor device
- aluminum
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は耐湿性の向上を目的とした半導体集積回路装
置及びその製造方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device for improving moisture resistance and a method for manufacturing the same.
モールドパッケージの半導体集積回路装置は、セラミ
ックパッケージのそれに比較して、プラッシャクッカテ
ストに代表される耐湿性試験に於いてチップのボンディ
ング電極として用いられているアルミが腐食されやす
い。このため従来、チップの組立て工程、いわゆる後工
程に於いて、モールド樹脂の材質を改良したり、樹脂封
入技術の改良により外部から進入する水分が不純物を防
ぐことによって耐湿性を向上させている。In a semiconductor integrated circuit device of a mold package, aluminum used as a bonding electrode of a chip in a moisture resistance test typified by a pusher cooker test is more easily corroded than that of a ceramic package. For this reason, conventionally, in a chip assembling process, a so-called post-process, the moisture resistance is improved by improving the material of the mold resin, or preventing the moisture entering from the outside from preventing impurities by improving the resin encapsulation technology.
上述した従来のモールド樹脂の改良による耐湿性の向
上には以下に述べる問題がある。第1にモールド樹脂と
リードフレームの間隙から水分が侵入して耐湿性を低下
させるといった不良モードの対策として、モールド樹脂
とリードフレームとの密着力の高い樹脂を用いる必要が
あるが、これにより封入工程にて用いる金型と樹脂とが
剥離しにくくなるため製造上の困難さが発生する。The improvement of the moisture resistance by the improvement of the conventional mold resin described above has the following problems. First, it is necessary to use a resin having a high adhesive strength between the mold resin and the lead frame as a measure against a failure mode in which moisture enters the gap between the mold resin and the lead frame to lower the moisture resistance. Since the mold used in the process and the resin are less likely to peel off, manufacturing difficulties occur.
第2に、モールドパッケージ内にある水分が、実装工
程に於けるハンダリフロー工程に代表される熱処理工程
に於いて、膨張し樹脂のクラックを引き起こし、耐湿性
の低下を引き起してしまうことの対策として、樹脂を硬
くして、クラックが発生しない様に機械的強度を大きく
する必要があるが、これによって高度の大きくなった樹
脂がその応力のためにチップを損傷してしまう問題が発
生する。さらに、最近は、実装時の集積度を向上するた
めに表面実装型パッケージに代表される様にパッケージ
の多ピン化,縮小化,薄化が進められているが、これは
上述した様な耐湿性不良を改善することをますます困難
にしている。Secondly, in the heat treatment process represented by the solder reflow process in the mounting process, the moisture in the mold package expands and causes cracks in the resin, thereby causing a decrease in moisture resistance. As a countermeasure, it is necessary to harden the resin and increase the mechanical strength so that cracks do not occur, but this causes a problem that the resin that has increased in degree may damage the chip due to the stress. . Further, recently, in order to improve the degree of integration at the time of mounting, the package is being increased in number of pins, reduced in size, and thinned as typified by a surface mount type package. It is increasingly difficult to remedy poor sex.
本発明は、同一のアルミ層より形成されたアルミ配線
及びボンディング電極に於いてボンディング電極のみが
耐食性の高いアルミ・シリコン合金よりなることを特徴
としている。さらに、本発明はパッシベーション膜の被
覆及びボンディングパッド部分の開口を行った後、ウェ
ハー全面にシリコン膜をつけ、熱処理をして、ボンディ
ング開口部分にてボンディング電極であるところのアル
ミとこれに接して付けられたシリコンとが合金化するも
ののパッシベーション膜の表面に付けられたシリコン膜
は合金化しないことを利用して、シリコンのみを除去す
るエッチングで行うことによってパッシベーション膜表
面のポリシリコン膜を除去する手段を有している。The present invention is characterized in that, in the aluminum wiring and the bonding electrode formed from the same aluminum layer, only the bonding electrode is made of an aluminum-silicon alloy having high corrosion resistance. Further, after covering the passivation film and opening the bonding pad portion, the present invention applies a silicon film to the entire surface of the wafer, heat-treats the aluminum film, which is the bonding electrode at the bonding opening portion, and contacts the aluminum. Utilizing the fact that the attached silicon alloys but the silicon film attached to the surface of the passivation film does not alloy, the polysilicon film on the surface of the passivation film is removed by performing etching by removing only silicon. Means.
次に、本発明について図面を参照して説明する。第1
図(A)乃至(D)は本発明の一実施例の断面図であ
る。まず、第1図(A)のように、素子形成後のシリコ
ン基板1上に1μm厚程度でシリコン含有率が0.01%未
満のアルミニウム膜をつけ、パターンニングを行ってア
ルミニウム配線3とボンディング電極3′を形成する。
この表面にパッシベーション膜として用いる約1μmの
厚さのシリコン窒化膜4をつけ、ボンディング電極3′
部分を開口する。以下述べた構造の製造方法は現在行わ
れいる既存の技術を用いて問題ない。またパッシベーシ
ョン膜4は、プラズマ窒化膜や、リンガラス,ポリイミ
ド膜など従来パッシベーション膜として用いられている
ものでかまわない。次に、第1図(B)のように、蒸着
法にて0.01〜0.2μm例えば500Å程度のポリシリコン5
をつける。次に、第1図(c)のように窒素雰囲気にて
400〜500℃の間の450℃で熱処理を行う。その時間は10
〜90分、例えば60分にする。これによってボンディング
開口部にて露出しているアルミニウムとシリコンが反応
し、アルミ−シリコン合金膜311となる。シリコンの含
有率は0.01〜1%となる。このときボンディング開口部
以外に於いてパッシベーション膜上につけられたポリシ
リコンは合金化しない。そして、第1図(D)のよう
に、酸素を20%含んだCF4ガスを導入し50paの圧力にて
高周波電力を印加して得られるプラズマガスにてシリコ
ン膜5を除去する。この時シリコン膜の下にあるパッシ
ベーション膜あるいはアルミ−シリコン合金3″はほと
んど膜べりしない為シリコンのみが選択的に除去され
る。Next, the present invention will be described with reference to the drawings. First
(A) to (D) are sectional views of one embodiment of the present invention. First, as shown in FIG. 1 (A), an aluminum film having a thickness of about 1 μm and a silicon content of less than 0.01% is formed on the silicon substrate 1 after forming the element, and the aluminum wiring 3 and the bonding electrode 3 are patterned by performing patterning. '.
A silicon nitride film 4 having a thickness of about 1 μm used as a passivation film is formed on this surface, and a bonding electrode 3 ′ is formed.
Open the part. The manufacturing method of the structure described below does not have any problem using the existing technology that is currently being used. Further, the passivation film 4 may be a film conventionally used as a passivation film, such as a plasma nitride film, a phosphor glass or a polyimide film. Next, as shown in FIG. 1 (B), polysilicon 5 having a thickness of about 0.01 to 0.2 μm, for example, about 500 ° is formed by a vapor deposition method.
Attach Next, in a nitrogen atmosphere as shown in FIG.
The heat treatment is performed at 450 ° C between 400 and 500 ° C. That time is 10
~ 90 minutes, for example 60 minutes. As a result, aluminum and silicon exposed at the bonding opening react with each other to form an aluminum-silicon alloy film 311. The silicon content is 0.01-1%. At this time, the polysilicon deposited on the passivation film other than at the bonding opening is not alloyed. Then, as shown in FIG. 1 (D), the silicon film 5 is removed with a plasma gas obtained by introducing a CF 4 gas containing 20% of oxygen and applying a high frequency power at a pressure of 50 pa. At this time, only the silicon is selectively removed because the passivation film or the aluminum-silicon alloy 3 ″ under the silicon film hardly loses its thickness.
第1図(B)に示す様なシリコン膜5をつける方法と
してプラズマCVD法を用いてもよい。この方法は真空チ
ャンバー内にシラン(SiH4)を導入し5〜15paの圧力と
し、約400℃の温度にて高周波電力を印加することによ
ってアモルファスシリコン膜をつけることができる。As a method for forming the silicon film 5 as shown in FIG. 1B, a plasma CVD method may be used. In this method, an amorphous silicon film can be formed by introducing silane (SiH 4 ) into a vacuum chamber, applying a pressure of 5 to 15 pa, and applying high-frequency power at a temperature of about 400 ° C.
以上説明した様に、本発明による半導体チップはボン
ディング電極が耐食性のある合金となっているために従
来品に比較して、耐湿性を大きく向上することができ
る。As described above, in the semiconductor chip according to the present invention, since the bonding electrode is made of an alloy having corrosion resistance, the moisture resistance can be greatly improved as compared with the conventional product.
さらに、ボンディング電極のみを合金化し、配線部分
は従来のアルミのままであることを可能とする構造及び
製法であるために、ショットキーダイオードに代表され
る様に配線材によって大きく特性の変化する素子を搭載
した集積回路に於いても何ら問題を引き起こさない。さ
らに、リソグラフィー工程の回数が増加することもな
く、アルミ配線とボンディング電極が同時に形成される
ことは従来通りであるために、工程が複雑になることも
ない割には効果の大きい際めて優れた方法である。Furthermore, since the structure and manufacturing method allow only the bonding electrode to be alloyed and the wiring portion to be the same as conventional aluminum, an element whose characteristics greatly change depending on the wiring material as represented by a Schottky diode This does not cause any problem even in an integrated circuit equipped with the. Furthermore, since the number of times of the lithography process is not increased and the aluminum wiring and the bonding electrode are formed at the same time as in the conventional case, the process is very effective despite the fact that the process is not complicated. It is a method.
第1図(A)乃至(D)は本発明の一実施例を工程順に
示す縦断面図である。 1……シリコン基板、2……層間絶縁膜、3……アルミ
配線、3′……ボンディング電極、3″……シリコン−
アルミ合金、4……シリコン窒化膜、5……シリコン
膜。1 (A) to 1 (D) are longitudinal sectional views showing one embodiment of the present invention in the order of steps. DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Interlayer insulating film, 3 ... Aluminum wiring, 3 '... Bonding electrode, 3 "... Silicon
Aluminum alloy, 4 ... silicon nitride film, 5 ... silicon film.
Claims (2)
ション膜で選択的に覆われ、露出した部分をボンディン
グパッドとする半導体装置において、該パッドの少なく
とも表面部分はシリコン含有率が0.01〜1%のアルミニ
ウムシリコン合金であり、それ以外の前記最上層のアル
ミニウム配線膜はシリコン含有率が0.01%未満であるこ
とを特徴とする半導体装置。In a semiconductor device in which an uppermost aluminum wiring film is selectively covered with a passivation film and an exposed portion is a bonding pad, at least a surface portion of the pad has an aluminum content of 0.01 to 1%. A semiconductor device comprising a silicon alloy, wherein the other uppermost aluminum wiring film has a silicon content of less than 0.01%.
ニウム配線層を形成し、該層をパッシベーション膜で選
択的に覆い、全面にシリコン膜をつけ、窒素雰囲気にて
熱処理を行い、フロロカーボンガスを主体としたプラズ
マエッチング方法を用いて前記シリコン膜の除去を行う
ことを特徴とする半導体装置の製造方法。2. An aluminum wiring layer having a silicon content of less than 0.01% is formed, the layer is selectively covered with a passivation film, a silicon film is formed on the entire surface, a heat treatment is performed in a nitrogen atmosphere, and a fluorocarbon gas is supplied. A method for manufacturing a semiconductor device, wherein the silicon film is removed using a plasma etching method mainly used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29502388A JP2727605B2 (en) | 1988-11-21 | 1988-11-21 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29502388A JP2727605B2 (en) | 1988-11-21 | 1988-11-21 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02140960A JPH02140960A (en) | 1990-05-30 |
JP2727605B2 true JP2727605B2 (en) | 1998-03-11 |
Family
ID=17815329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29502388A Expired - Lifetime JP2727605B2 (en) | 1988-11-21 | 1988-11-21 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2727605B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090039411A (en) * | 2007-10-18 | 2009-04-22 | 삼성전자주식회사 | Semiconductor package, module, system having a solder ball being coupled to a chip pad and manufacturing method thereof |
-
1988
- 1988-11-21 JP JP29502388A patent/JP2727605B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02140960A (en) | 1990-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593222B2 (en) | Method to improve the reliability of thermosonic gold to aluminum wire bonds | |
JPH0897217A (en) | Semiconductor device and its manufacture | |
JPS6030153A (en) | Semiconductor device | |
KR100365166B1 (en) | Method and apparatus for capping metallization layer | |
JP2000323510A (en) | Semiconductor wafer having columnar electrodes, manufacture of the same, and semiconductor device | |
JP4095123B2 (en) | Bonding pad and manufacturing method of semiconductor device | |
JPH08293492A (en) | Method of manufacturing semiconductor device | |
JP2727605B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0758112A (en) | Semiconductor device | |
JP2003007908A (en) | Wafer level chip-scale package and method of manufacturing the same | |
JPH0870067A (en) | Semiconductor device | |
KR100883864B1 (en) | Method for fabricating of semiconductor device | |
JPH0682704B2 (en) | Semiconductor device | |
JPH10209154A (en) | Semiconductor device | |
JP3498619B2 (en) | Semiconductor device and its manufacturing method. | |
JPS615562A (en) | Semiconductor device | |
JP2000357701A (en) | Semiconductor device and manufacture thereof | |
JP3718261B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JPS5917860B2 (en) | Manufacturing method of semiconductor device | |
JPH07326709A (en) | Multichip semiconductor package and its preparation | |
JPH0364926A (en) | Manufacture of semiconductor device | |
JPH04171835A (en) | Resin sealed semiconductor device | |
JP2000357702A (en) | Semiconductor device and manufacture thereof | |
JPH04298040A (en) | Manufacture of integrated circuit | |
JPS5852331B2 (en) | Semiconductor device and its manufacturing method |