JPH0139019Y2 - - Google Patents
Info
- Publication number
- JPH0139019Y2 JPH0139019Y2 JP1983004911U JP491183U JPH0139019Y2 JP H0139019 Y2 JPH0139019 Y2 JP H0139019Y2 JP 1983004911 U JP1983004911 U JP 1983004911U JP 491183 U JP491183 U JP 491183U JP H0139019 Y2 JPH0139019 Y2 JP H0139019Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- blanking
- circuit
- output terminal
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000926 separation method Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 1
Landscapes
- Television Receiver Circuits (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、無信号時の画面処理を行なうテレビ
ジヨン受像機に関するものである。
ジヨン受像機に関するものである。
従来例の構成とその問題点
従来のテレビジヨン受像機においては、空チヤ
ンネル時の無信号時には画面が明るく輝いてホワ
イトパターンとなつていた。このホワイトパター
ンは目ざわりであり、消費電力の面でも好しいも
のではない。
ンネル時の無信号時には画面が明るく輝いてホワ
イトパターンとなつていた。このホワイトパター
ンは目ざわりであり、消費電力の面でも好しいも
のではない。
考案の目的
本考案は、上記問題点に鑑み、簡単な手段にて
無信号時のホワイトパターンをなくすることので
きるテレビジヨン受像機を提供することを目的と
する。
無信号時のホワイトパターンをなくすることので
きるテレビジヨン受像機を提供することを目的と
する。
考案の構成
本考案においては、同期分離トランジスタの出
力端とブランキング回路の入力端との間に、無信
号時ブランキング回路を動作せしめて陰極線管画
面を暗くするツエナーダイオードによる制御回路
を挿入するものである。
力端とブランキング回路の入力端との間に、無信
号時ブランキング回路を動作せしめて陰極線管画
面を暗くするツエナーダイオードによる制御回路
を挿入するものである。
実施例の説明
以下、本考案の一実施例について図面を用いて
説明する。図中、１は同期分離用トランジスタで
ベースに複合映像信号が印加される。２，３はお
のおの水平パルス、垂直パルスが加わる入力端子
で、ブランキング回路（図示せず）はこの両パル
スに基いてブランキングパルスを作成する。
説明する。図中、１は同期分離用トランジスタで
ベースに複合映像信号が印加される。２，３はお
のおの水平パルス、垂直パルスが加わる入力端子
で、ブランキング回路（図示せず）はこの両パル
スに基いてブランキングパルスを作成する。
４が本受像機の特徴とする制御回路で、積分回
路を構成する抵抗４ａとコンデンサ４ｂ、および
ツエナーダイオード４ｃより構成される。上記積
分回路を構成する抵抗４ａの一端を上記同期分離
用トランジスタ１のコレクタ出力端に接続してお
り、またツエナーダイオード４ｃはカソードを積
分回路に、アノードをブランキング回路の入力端
におのおの接続している。
路を構成する抵抗４ａとコンデンサ４ｂ、および
ツエナーダイオード４ｃより構成される。上記積
分回路を構成する抵抗４ａの一端を上記同期分離
用トランジスタ１のコレクタ出力端に接続してお
り、またツエナーダイオード４ｃはカソードを積
分回路に、アノードをブランキング回路の入力端
におのおの接続している。
かかる構成において、同期分離用トランジスタ
１のベースに第２図ａに示す複合映像信号が加え
られているとき、同期分離用トランジスタ１のコ
レクタ出力端には第２図ｂに示すごとき複合同期
信号が得られる。まず、抵抗４ａおよびコンデン
サ４ｂよりなる積分回路にて水平同期信号を取り
除き、垂直同期信号については次段のツエナーダ
イオード４ｃにより除去する。すなわち、積分回
路の出力端の垂直同期信号レベルE2に対して、
ツエナーダイオード４ｃのツエナー電圧Vzを高
く（Vz＞E2）設定しておく。したがつて、通常
動作時、上記制御回路４の働きにより同期分離用
トランジスタ１のコレクタ出力端の複合同期信号
は制御回路４の出力端には現われずブランキング
回路に影響を与えることはなく、ブランキング回
路は垂直パルス、水平パルスに基いてのみ動作す
る。
１のベースに第２図ａに示す複合映像信号が加え
られているとき、同期分離用トランジスタ１のコ
レクタ出力端には第２図ｂに示すごとき複合同期
信号が得られる。まず、抵抗４ａおよびコンデン
サ４ｂよりなる積分回路にて水平同期信号を取り
除き、垂直同期信号については次段のツエナーダ
イオード４ｃにより除去する。すなわち、積分回
路の出力端の垂直同期信号レベルE2に対して、
ツエナーダイオード４ｃのツエナー電圧Vzを高
く（Vz＞E2）設定しておく。したがつて、通常
動作時、上記制御回路４の働きにより同期分離用
トランジスタ１のコレクタ出力端の複合同期信号
は制御回路４の出力端には現われずブランキング
回路に影響を与えることはなく、ブランキング回
路は垂直パルス、水平パルスに基いてのみ動作す
る。
ここで、映像信号が加わらなくなるいわゆる無
信号時には同期分離用トランジスタ１のコレクタ
出力端にはレベルE1の直流電圧が現われ、この
直流電圧E1は垂直同期信号レベルE2にくらべて
大きくかつE1−Vz＞０になるようにE1，Vzを選
んでいるため、ツエナーダイオード４ｃが導通
し、この（E1−Vz）の直流電圧をブランキング
回路に加え、このブランキング回路の働らきによ
り映像信号にブランキングを継続してかけ、陰極
線管画面を暗くする。したがつて本構成によれ
ば、無信号時に画面が目ざわりになることはな
く、消費電力の面でも優れたものとなる。
信号時には同期分離用トランジスタ１のコレクタ
出力端にはレベルE1の直流電圧が現われ、この
直流電圧E1は垂直同期信号レベルE2にくらべて
大きくかつE1−Vz＞０になるようにE1，Vzを選
んでいるため、ツエナーダイオード４ｃが導通
し、この（E1−Vz）の直流電圧をブランキング
回路に加え、このブランキング回路の働らきによ
り映像信号にブランキングを継続してかけ、陰極
線管画面を暗くする。したがつて本構成によれ
ば、無信号時に画面が目ざわりになることはな
く、消費電力の面でも優れたものとなる。
なお、本装置を備えたテレビジヨン受像機には
電源スイツチを閉じた状態では点灯し、電源スイ
ツチを開くと消灯する動作表示用の発光素子を備
えており、したがつて動作時、画面が暗くなつて
も発光表示素子が点灯しているため、使用者は動
作中であることを確認することができる。
電源スイツチを閉じた状態では点灯し、電源スイ
ツチを開くと消灯する動作表示用の発光素子を備
えており、したがつて動作時、画面が暗くなつて
も発光表示素子が点灯しているため、使用者は動
作中であることを確認することができる。
考案の効果
以上のように、本考案によれば、無信号時に陰
極線管の画面を自動的に暗くするようにしている
ため、無信号時のノイズ画面やホワイト画面が目
ざわりになることがなく、電力消費の面でも有利
であり、しかも、積分回路とツエナーダイオード
を付加するだけの部品点数の少ない回路構成で所
期の効果を得ることができる。
極線管の画面を自動的に暗くするようにしている
ため、無信号時のノイズ画面やホワイト画面が目
ざわりになることがなく、電力消費の面でも有利
であり、しかも、積分回路とツエナーダイオード
を付加するだけの部品点数の少ない回路構成で所
期の効果を得ることができる。
第１図は本考案の一実施例におけるテレビジヨ
ン受像機の回路図、第２図はその動作説明のため
の波形図である。 １……同期分離用トランジスタ、４……制御回
路、４ａ，４ｂ……積分回路を構成する抵抗、コ
ンデンサ、４ｃ……ツエナーダイオード。
ン受像機の回路図、第２図はその動作説明のため
の波形図である。 １……同期分離用トランジスタ、４……制御回
路、４ａ，４ｂ……積分回路を構成する抵抗、コ
ンデンサ、４ｃ……ツエナーダイオード。
Claims (1)
- 同期分離用トランジスタの出力端に複合同期信
号を積分する抵抗とコンデンサーよりなる積分回
路を接続し、この積分回路の他端を、積分された
垂直同期信号レベルよりツエナー電圧が高く上記
複合同期信号が無くなつたときに導通する無信号
時ブランキング用のツエナーダイオードを介して
ブランキング回路の入力端に接続したテレビジヨ
ン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983004911U JPS59111369U (ja) | 1983-01-17 | 1983-01-17 | テレビジヨン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983004911U JPS59111369U (ja) | 1983-01-17 | 1983-01-17 | テレビジヨン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59111369U JPS59111369U (ja) | 1984-07-27 |
| JPH0139019Y2 true JPH0139019Y2 (ja) | 1989-11-21 |
Family
ID=30136513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983004911U Granted JPS59111369U (ja) | 1983-01-17 | 1983-01-17 | テレビジヨン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111369U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797280A (en) * | 1980-12-09 | 1982-06-16 | Matsushita Electric Ind Co Ltd | Picture elimination circuit |
-
1983
- 1983-01-17 JP JP1983004911U patent/JPS59111369U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5797280A (en) * | 1980-12-09 | 1982-06-16 | Matsushita Electric Ind Co Ltd | Picture elimination circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59111369U (ja) | 1984-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0139019Y2 (ja) | ||
| KR920003787A (ko) | 흑 레벨보정회로 | |
| JPS6068781A (ja) | 文字放送受信装置 | |
| JPH036072Y2 (ja) | ||
| ES8602316A1 (es) | Un descodificador de impulsos del tipo de castillo de arena | |
| KR890004764Y1 (ko) | 비데오 스위칭 회로 | |
| KR930003445Y1 (ko) | 모드절환작동 안정화회로 | |
| JPH025072B2 (ja) | ||
| JPH0617391Y2 (ja) | テレビジョン受像機 | |
| JPS59218080A (ja) | ペデスタルレベルクランプ回路 | |
| KR940000649Y1 (ko) | Crt 모니터의 화면 좌우측 개선회로 | |
| JPH0490270A (ja) | 映像信号制御回路 | |
| KR950004056Y1 (ko) | 무신호시 화면 블랭킹 방지회로 | |
| KR880001279Y1 (ko) | 모니터의 칼라 및 녹색 절환회로 | |
| JPH0631820Y2 (ja) | 二重音声ｌｅｄ点灯回路 | |
| KR900008278Y1 (ko) | Tv/비디오 자동모드 선택회로 | |
| JPH03117038A (ja) | ノイズ低減回路 | |
| JPH0435576A (ja) | 直流分伝送率補正回路 | |
| JPH0359781U (ja) | ||
| JPH0467876U (ja) | ||
| JPS60108072U (ja) | テレビジヨン受像機のレベル調整回路 | |
| JPH0556368A (ja) | ブルーバツク回路 | |
| JPH0420786U (ja) | ||
| JPH0620311B2 (ja) | テレビジヨン受像機 | |
| JPH0555667U (ja) | 映像調整回路 |