JPH0136982B2 - - Google Patents

Info

Publication number
JPH0136982B2
JPH0136982B2 JP8583783A JP8583783A JPH0136982B2 JP H0136982 B2 JPH0136982 B2 JP H0136982B2 JP 8583783 A JP8583783 A JP 8583783A JP 8583783 A JP8583783 A JP 8583783A JP H0136982 B2 JPH0136982 B2 JP H0136982B2
Authority
JP
Japan
Prior art keywords
etching
phase
ipa
aqueous solution
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8583783A
Other languages
English (en)
Other versions
JPS59213133A (ja
Inventor
Shigeru Takahashi
Sadao Okano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8583783A priority Critical patent/JPS59213133A/ja
Publication of JPS59213133A publication Critical patent/JPS59213133A/ja
Publication of JPH0136982B2 publication Critical patent/JPH0136982B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基体のエツチング方法に係
り、特に侵食量のばらつきを低減できる半導体基
体のエツチング方法に関する。
〔発明の背景〕
使用電圧が数100V、電流容量が数100mAと言
う高耐圧大電流集積回路装置では、回路装置内の
各要素素子間の電気的分離方式として誘電体分離
方法が使われている。この誘電体分離方法は特公
昭41−160707号公報にて公知である。そこで先ず
この分離方法について第1図に従つて説明する。
第1図aにおいて、結晶面(100)面のシリコ
ン基体1に熱酸化法によつて二酸化シリコン膜2
を形成する。次に公知のホトリソグラフイ法で
〔110〕方向に二酸化シリコン膜2を部分的に除去
した窓を開ける。次に特公昭45−17988号公報に
て公知なる異方性エツチング方法により、分離溝
3a,3b,3cを形成する。分離溝の形状は図
示したごとく、(111)面で囲まれたV字形とな
り、〔110〕方向からみた溝形状の変化は自動的に
停止する。
第1図bにおいて、再び二酸化シリコン膜2を
形成後、その上に支持体となる多結晶シリコン4
を気相成長法等によつて形成する。次にシリコン
基体1をA−A′の位置まで研磨して除去すると
第1図cの構造の誘電体分離基体10を得る。こ
こで、単結晶島1a〜1dは、二酸化シリコン膜
2a〜2dで絶縁され多結晶シリコン4で支持さ
れている。次に第1図dにおいて公知の拡散、ホ
トリソグラフイ、金属配線膜5形成等の技術によ
つて電極を形成し、半導体集積回路装置を得る。
以上の誘電体分離基体10の製造プロセスの
内、異方性エツチング方法について第2図〜第3
図に従つてさらに詳細に説明する。単結晶の
(100)面を主表面とするシリコン基体1の〈110〉
方向に分離溝3を設ける。エツチヤントのマスク
材である二酸化シリコン膜2の幅をl、エツチン
グの最終的な溝深さをdnとすると、溝は(111)
面で囲まれたV字形となり、結晶学的に dn=l/√2 ……(1) の関係にある。直線的な溝の部分では、最もエツ
チング速度の小さい(111)面が出た時点でエツ
チングは停止するため、形状精度の良いV字形の
溝ができる。しかし、分離溝同志が交差する部分
では{100}、{111}に加え、第3の結晶面{hkl}
が現われる。この面の指数についてはエツチング
条件により諸説があり、明らかでない。しかしこ
の面のエツチング速度は {111}≪{hkl}<{100} ……(2) の関係があり、比較的速くエツチングが進む。
{hkl}が著しくエツチングされると単結晶島の角
の部分の侵食が激しくなり素子形成領域が小さく
なる。このため、例えば特公昭45−17988号公報
に示される様に補償パターン6を設けることによ
つて{hkl}面の後退を防止する方法が知られて
いる。ここでエツチヤントとしては例えば水酸化
カリウム(KOH)水溶液イソプロピルアルコー
ル(IPA)の混合液を使い、70〜80℃に加熱した
液が用いられる。
第3図に使つて従来のエツチング方法の詳細を
述べる。第3図aにおいて、エツチング槽7内
に、所定濃度のKOH水溶液とIPAを加えて電磁
式撹拌機等で充分撹拌し、ある一定温度に保つよ
う恒温浴槽内にエツチング槽ごと入れる。この
時、エツチヤントとして、IPAは蒸発し易いの
で、通常KOH水溶液内に於けるIPAの濃度を飽
和溶解度以上にしているため、主としてKOH水
溶液から成り少量のIPA(KOH濃度により異る)
を含むエツチング反応相8と、主としてIPAから
成り少量のKOH水溶液とを含む相(以下便宜上、
この相を浮遊IPA相と呼ぶ。)9との二つの相が
エツチヤント内にできる。実際の装置において
は、エツチング槽7の上には、IPAが蒸発してな
くなるのを防ぐ目的で設けるコンデンサや、エツ
チヤント温度を測るための温度計等が付いたフタ
があるが、説明の都合上省略してある。次に、第
3図bに示すごとく、所定温度にコントロールさ
れたエツチヤント内に、ウエハホルダ10に収め
られたシリコン基体1を浮遊IPA相9を通過させ
ながらエツチング反応相8に入れエツチングを開
始する。(第3図c)この場合、エツチングの速
度は、KOH水溶液の濃度、エツチヤント温度等
によつて大きく影響されるので、これ等は常に一
定となるような工夫が為されている。
以上のような従来技術による異方性エツチング
方法における問題点を第2図、第4図を用いて次
に述べる。前記したように(2)式の関係から{hkl}
面のエツチング速度が{111}面に比べて比較的
大きい。このため、単結晶島の角の部分が小さく
なるのを防ぐ目的で例えばSiO2膜より成る補償
パターン6を設けている。第2図において本発明
者等は実験の便宜上この単結晶島の角の部分の小
さくなる量を、補償パターン6の対角の先端から
単結晶島の角の先端までの距離xを測定し、この
量をコーナ侵食量と定義した。第4図は、従来の
異方性エツチング方法(第3図参照)で一定時間
エツチングした場合のコーナ侵食量のロツト内及
びロツト間のデータを示す。各ロツトは、ウエハ
ホルダ10内にシリコンウエハを4枚チヤージし
た。各プロツトは1ウエハ内14点、計56点のデー
タのばらつきを示す。この方法で3ロツトのエツ
チングを行つた。図からコーナ侵食量xのばらつ
きは3ロツト計168点で中心値34μmに対して±
25.6%と極めて大きい。
このようにばらつきが大きい場合、次のような
問題が生じる。コーナ侵食量xがオーバエツチン
グとなつた場合拡散領域が単結晶島からはみ出し
てしまう結果、この素子の耐圧は低下する。一方
コーナ侵食量xが所望量に達していない場合にお
いては単結晶島同志は分離されずに隣に形成され
る半導体素子の電気的影響を受けるためやはり高
耐圧が得られなくなる。
〔発明の目的〕
本発明の目的は、従来の問題点を除去し、従来
の製造プロセスを変えることなく、コーナ侵食量
のばらつきを低減できる半導体基体のエツチング
方法を提供することにある。
〔発明の概要〕
上記目的に鑑み、本発明の特徴はアルカリ水溶
液と該アルカリ水溶液より比重の小さいアルコー
ルとの混合物から成り、上記混合物中のアルカリ
水溶液の混合比が上記アルコールの混合比より大
きい第1の相と、該第1の相に積層され上記混合
物中のアルコールの混合比が上記アルカリ水溶液
の混合比より大きい第2の相とを有するエツチン
グ液によつて半導体基体をエツチングする方法に
於いて、上記半導体基体を上記第1の相にのみ触
れさせてエツチングすることにある。
本発明は本発明者等が見い出した「被エツチン
グ物が浮遊エツチング相に触れることによつてコ
ーナ侵食量xにばらつきが生じる」という実験事
実に基づくものである。
従来のエツチング方法においては、第3図にみ
られるように、エツチング反応相8に到達する前
に必ず浮遊IPA相9に触れる。従つてエツチング
前のシリコン基体表面には過剰なIPAが付着する
こととなり、エツチング反応相8に到達してもそ
の過剰なIPAはすぐには除去できない。何故なら
ば、エツチング反応相8は既にIPAの溶解度が飽
和状態となつているからである。つまり、反応初
期のシリコン基体の表面にはIPAの薄膜がロツト
内及びロツト間で不均一に付くか若しくは一度付
着したIPAがエツチング反応相8内で徐々に剥離
されるとき、この時の剥離量がロツト内やロツト
間で不均一となるために反応速度にばらつきが生
じる結果、コーナ侵食量xにばらつきが出る。
つまり半導体基体をエツチング反応相にのみ触
れさせることによつて、コーナ侵食量のばらつき
を低減できることを本発明者等が見い出したので
ある。
〔発明の実施例〕
以下本発明の実施例を第5図〜第6図に従つて
詳述する。第5図において、第3図と同一符号は
同一又は相当部分を示している。
まず本発明のエツチング方法の基本を第5図に
従つて説明する。第5図aは、第3図におけると
同様エツチング槽7内に所定濃度のKOH水溶液
とIPAを加えて電磁式撹拌機等で充分撹拌して、
所定温度に保たれた恒温浴槽内に入れる。この
時、エツチヤント内はエツチング反応相8と浮遊
IPA相9ができる。エツチヤント自身が所定温度
に達したら、例えばテフロン製ビーカ等により、
浮遊IPA相9のみを一度取り除く(第5図b)。
この取り除いた浮遊IPA相9はやはり所定温度で
コントロールされている恒温浴槽に入れておく。
次に第5図c図の如く、ウエハホルダにセツトさ
れたシリコン基体1を反応相8内に入れ、直後に
第5図bで取り除いた所定温度の浮遊IPA相9を
エツチング槽7内に戻す(第5図d)。この時エ
ツチング開始時間は第5図cのシリコン基体1を
エツチング反応相8に入れた時点とする。
尚、浮遊IPA相9をエツチング槽7に戻す理由
は、エツチング反応相8中のIPAが蒸発するのを
防ぎ、エツチング反応相8中のIPAの濃度を一定
に保つためである。
以上説明した本実施例によるエツチング方法で
エツチングしたシリコン基体のコーナ侵食量xを
第6図に示す。各プロツトは、14点/基体のデー
タを6枚のシリコン基体について(計84点)のば
らつきを示す。エツチングは6つのロツトについ
て行いそのばらつきも調べた。その結果コーナ侵
食量xのばらつきはロツト内及びロツト間含めて
中心値40.5μmに対して±8.6%となり、従来のば
らつき幅±25.6%に対して約1/3にできることが
わかつた。
エツチングの終点を判定するには、従来はコー
ナ侵食量xのばらつきが大きいことからエツチン
グとxの測定を何度か繰返しては目標のコーナ侵
食量xに近づけるといつた方法をとつていた。し
かし本実施例によりそのばらつきを従来の1/3程
度に小さくできたことから一度のエツチングで目
標寸法xにすることが可能となり、エツチング工
程が大幅に短縮できた。再に、コーナ侵食量xの
寸法精度が向上した結果、単結晶島の完成形状が
均一化されたため、素子の歩留りも向上した。
第7図〜第8図に本発明の他の実施例を示し説
明する。第7図及び第8図において第3図、第5
図と同一符号は同一又は相当部分を示す。
まず、第7図について述べる。本実施例エツチ
ング装置はエツチング反応装置11とIPAを一定
の飽和濃度にするための飽和IPA濃度作成装置1
2とから成る。双方の装置11,12はヒータ付
電磁式撹拌機13とその撹拌子14によりエツチ
ヤント8を撹拌する一方、温度も所定温度でコン
トロールしている。また装置11及び12の上部
は、蒸発するIPAを元に戻すためにコンデンサ1
5が取付けられている。両装置11,12間はポ
ンプP1とポンプP2により、主としてKOH水
溶液から成り少量のIPAを含む(この場合、IPA
は所定の飽和濃度となつている。)エツチング反
応相8が循環しており、エツチング反応装置11
中のエツチング反応相8の濃度は常に略一定とな
る。このような装置において、エツチングするべ
きシリコン基体1はエツチング反応装置11のエ
ツチング槽7に入れることにより浮遊IPA相9に
接触することなくエツチングが行える。なお、本
実施例に於いてはエツチング反応装置11は飽和
IPA濃度作成装置12と同一図面で述べたが、こ
の図面に限ることなく例えばIPA濃度センサを付
けたような定温、定濃度コントロール装置を使つ
てもよい。
第8図は再に本発明における他の実施例を示
す。この図は試料押入箱16の一部のフタ17が
上下する構造となつており、例えばテフロン製と
なつている。この装置の使用方法を詳述する。
まずシリコン基体1がセツトされたホルダ10
を試料押入箱16に収めフタをおろす。次に第3
図aに示したエツチヤント槽7内に試料押入箱1
6を入れる。次にフタ17を引き上げる。その後
ホルダ10をエツチング反応相8内で移動し、試
料押入箱16からおろした後、試料押入箱16を
エツチヤント槽7から引き上げる。この場合にお
いてもシリコン基体1の表面は浮遊IPA相9に触
れないでエツチング反応相8に直接触れることと
なるので第5図及び第7図と同様の効果が得られ
る。なお本装置において、フタ17は例えば底面
部に位置されても同様であり、箱に限らず袋等で
代用できる。
尚、水酸化カリウムに限らず水酸化ナトリウム
水溶液等の他のアルカリ水溶液を用いても本発明
は適用できる。しかし半導体基体の製造プロセス
中にナトリウム等のイオンが入ると素子特性を劣
化させるので水酸化カリウムが良好である。
また、IPAに限らずエチルアルコール、メチル
アルコール等の他のアルコールを用いても本発明
は適用できる。
〔発明の効果〕
以上述べた様に、本発明によれば、コーナ侵食
量のばらつきが低減できる半導体基体のエツチン
グ方法を得ることができる。
【図面の簡単な説明】
第1図は誘電体分離基体の製造方法を示す図、
第2図は異方性エツチングによつてできるシリコ
ン基体の表面概略斜視図、第3図は従来のエツチ
ング方法を示す図、第4図は従来法によつた場合
のコーナ侵食量を示す図、第5図は本発明の1実
施例を示す図、第6図は本発明の1実施例によつ
た場合のコーナ侵食量を示す図、第7図及び第8
図は本発明における他の実施例を示す図である。 7……エツチング槽、8……エツチング反応
相、9……浮遊IPA相。

Claims (1)

  1. 【特許請求の範囲】 1 アルカリ水溶液と該アルカリ水溶液より比重
    の小さいアルコールとの混合物から成り、上記混
    合物中のアルカリ水溶液の混合比が上記アルコー
    ルの混合比より大きい第1の相と、該第1の相に
    積層され上記混合物中のアルコールの混合比が上
    記アルカリ水溶液の混合比より大きい第2の相と
    を有するエツチング液によつて半導体基体をエツ
    チングする方法に於いて、上記半導体基体を上記
    第1の相にのみ触れさせてエツチングすることを
    特徴とする半導体基体のエツチング方法。 2 特許請求の範囲第1項に於いて、アルカリ水
    溶液は水酸化カリウム水溶液であることを特徴と
    する半導体基体のエツチング方法。 3 特許請求の範囲第1項に於いて、アルコール
    はイソプロピルアルコールであることを特徴とす
    る半導体基体のエツチング方法。
JP8583783A 1983-05-18 1983-05-18 半導体基体のエツチング方法 Granted JPS59213133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8583783A JPS59213133A (ja) 1983-05-18 1983-05-18 半導体基体のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8583783A JPS59213133A (ja) 1983-05-18 1983-05-18 半導体基体のエツチング方法

Publications (2)

Publication Number Publication Date
JPS59213133A JPS59213133A (ja) 1984-12-03
JPH0136982B2 true JPH0136982B2 (ja) 1989-08-03

Family

ID=13869969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8583783A Granted JPS59213133A (ja) 1983-05-18 1983-05-18 半導体基体のエツチング方法

Country Status (1)

Country Link
JP (1) JPS59213133A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636729U (ja) * 1986-06-30 1988-01-18
JP4111105B2 (ja) * 2003-09-01 2008-07-02 セイコーエプソン株式会社 エッチング装置

Also Published As

Publication number Publication date
JPS59213133A (ja) 1984-12-03

Similar Documents

Publication Publication Date Title
CA1218762A (en) Method of producing a thin silicon-on-insulator layer
US20020001968A1 (en) Compositions for etching silicon with high selectivity to oxides and methods of using same
JP2001035841A (ja) ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液
JPH05507390A (ja) 基板の薄化エッチングのための方法
US5648128A (en) Method for enhancing the growth rate of a silicon dioxide layer grown by liquid phase deposition
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
JPH0136982B2 (ja)
JP2833519B2 (ja) 絶縁膜上の半導体膜の薄膜化方法および薄膜化装置
JP2680800B2 (ja) Soiウェーハおよびその製造方法
JP4148547B2 (ja) 半導体装置の製造方法
EP1112591B1 (en) Method and apparatus for wet-etching semiconductor wafers
JPH06216084A (ja) 半導体装置のパターン分離方法および微細パターン形成方法
JP3122857B2 (ja) 半導体基体のエッチング装置およびエッチング方法
EP1183721B1 (en) Low temperature sacrificial oxide formation
JP3444009B2 (ja) シリコン半導体の異方性エッチング方法
KR0150998B1 (ko) 이중 스토퍼를 이용한 소이 웨이퍼 제조방법
JPH1140550A (ja) チタン系材料膜とシリコン酸化膜の選択的エッチング液及びそのエッチング液を用いた半導体装置の製造方法
JP2815001B2 (ja) 薄膜soi基板の製造方法
KR100367498B1 (ko) 반도체소자의저장전극형성방법
JPH0555358A (ja) 半導体装置の製造方法
JPS5871638A (ja) エツチング方法
JPH02260442A (ja) 誘電体分離型半導体基板
JPH05259154A (ja) 半導体装置の製造方法
JPH04307735A (ja) 半導体装置の製造方法
JPS6359532B2 (ja)