JPH0136248B2 - - Google Patents

Info

Publication number
JPH0136248B2
JPH0136248B2 JP56009084A JP908481A JPH0136248B2 JP H0136248 B2 JPH0136248 B2 JP H0136248B2 JP 56009084 A JP56009084 A JP 56009084A JP 908481 A JP908481 A JP 908481A JP H0136248 B2 JPH0136248 B2 JP H0136248B2
Authority
JP
Japan
Prior art keywords
wafer
treatment
wiping
cleaning
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56009084A
Other languages
English (en)
Other versions
JPS57124441A (en
Inventor
Hisashi Muraoka
Hachiro Hiratsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP908481A priority Critical patent/JPS57124441A/ja
Publication of JPS57124441A publication Critical patent/JPS57124441A/ja
Publication of JPH0136248B2 publication Critical patent/JPH0136248B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting

Description

【発明の詳細な説明】
この発明は極めて微妙な半導体表面の化学反応
を精密に制御する方法に関する。 半導体表面はつねに大気中の酸素やあるいは接
触した水や薬品のためにnative oxideと呼ばれる
極めて薄くかつ不安定な酸化膜に被覆されて、複
雑な表面準位を生じることが知られており、半導
体デバイス製造工程を精密に制御するには、この
表面極薄酸化膜が関係するような表面化学反応不
安定性を制する方法が必要である。 現在半導体デバイスは一般にウエーハ状で鏡面
に加工された、半導体単結晶体表面に形成される
ものが主流である。トランジスタやICの大部分
は、シリコン単結晶鏡面ウエーハの表面に、気相
成長、絶縁膜形成、特定不純物導入、電極金属膜
蒸着、あるいは膜を微細パターンに加工する光食
刻等の工程が1回あるいは多数回加えられて、デ
バイスが形成されてゆく。本来半導体結晶は極め
て構造敏感なので、意識的に導入される以外の不
純物元素がこれらの工程でウエーハを汚染すると
デバイスの電気的特性が著しく影響を受け、通常
は不良化してしまう。従つてこのような個々の製
造工程の前にはウエーハを清浄化する洗浄の工程
が必要で、デバイスがLS1から超LS1へと高度化
するにつれて、ウエーハ清浄化への要求は益々厳
しくなる。MOSのゲート酸化膜は数百Åの薄さ
が必要となつてきたが、一般に使われている標準
的なウエーハ清浄化工程では処理中にシリコン結
晶上に数Åから数十Åの表面極薄酸化膜が成長す
る。この膜は表面汚染元素の離脱を邪げ、又処理
液中に不純物を取込み、デバイスを不良化する。
汚染酸化膜が無視できなくなつて来たのである。
X線光電子分光、オージエ電子分光、イオンマイ
クロアナリシス等によれば、この膜の中には必ず
といつてよい程炭素を含む。これはゲート酸化膜
とシリコンとの界面近傍で汚染重金属析出の核と
して微小欠陥の原因となつたり、リーク電流を増
したりもする。又、超LS1では1μ以下の薄い不純
物拡散層を純度良く形成する必要があるが、拡散
の前に存在した汚染表面極薄酸化膜の性質は、当
然この拡散層プロフアイル、純度に影響を当え
る。又このような拡散層から電極を取る場合も拡
散層上に汚染表面極薄酸化膜が存在しては良好な
オーミツクはとれない。 シリコンデバイス製造に使われている曲形的な
清浄化方法は次のようである。出発材料自体ある
いは上記単位工程の間あるいは工程の中で、作業
者源、有機溶媒処理後の表面吸着あるいは光食刻
用フオトレジスト残存等の有機物汚染の危険は高
いので、一般に硝酸あるいは過酸化水素を含む硫
酸とか、過後化水素水・アンモニア水混液のよう
な酸化性で有機物を分解しやすい処理液での処理
が先行する。第1図に示すように数十枚のウエー
ハ1をキヤリア2に入れて、まず第1の処理槽即
ち上記有機物分解を目的とする酸化性処理液槽3
に所要時間浸漬する。有機物のウエーハ表面への
付着は一般に強固でその分解は時間を要し、キヤ
リア内全ウエーハでの除去を確実にするには、適
当な加温を行つて10〜15分の浸漬を要する。しか
し処理液は何れも強い酸化力を持つので、シリコ
ンウエーハ表面には極薄酸化膜が急激に成長し、
この際溶解した不純物元素を膜中に取込んでその
膜はかなり汚れたものとなる。従つてこの膜をエ
ツチングで、取り除く必要がある。 まず徹底した水洗を行う。第2の処理槽4には
超音波が加えられ加熱された超純水が流されてお
り、第3の処理槽5には常温の超純水が流されて
いる。キヤリアは第2槽に移されて大部分の酸が
除かれた後、第3槽に移され、流入の際18MΩcm
の水が流出の所で16MΩcm以上になるまで十分に
水洗を行う。ポリテトラフルオルエチレン製の槽
やキヤリアを使つた一般的な洗浄装置で10〜15分
を要する。このような水洗の徹底は、酸化性の処
理液が多小でも残つて次のエツチング処理に入る
と除去し難い異常な膜を生じるためである。 表面極薄酸化膜をエツチングで除去するには、
通常フツ酸(49%)1容、水10容程度の稀フツ酸
の入つた第4処理槽6にキヤリアを浸漬する。こ
の濃度の稀フツ酸では膜の除去は数秒も要しない
が一般に20秒以上浸漬している。それは、ウエー
ハの濡れた状態でキヤリアが浸漬されるため、ウ
エーハ面のフツ酸濃度が局部的に低下してエツチ
ング速度が落ちるのを考慮した時間である。濃硫
酸1容、過酸化水素水(30%)1容の混液中で15
分加熱処理されたウエーハ表面極薄酸化膜を、稀
フツ酸処理で除くに要する時間とフツ酸濃度との
関係を第2図に示す。しかしこのエツチングで離
脱したウエーハ上の不純物はキヤリアを揺動させ
てもキヤリア外の液への拡散が遅く、一部はウエ
ーハ面へ再吸着する。特にイオン化傾向の小さい
重金属は吸着が顕著で、上記の浸漬では逆吸着汚
染は当初の数分の1にも達する。 フツ酸類の除去は超音波が加えられかつ常温の
超純水が横溢して流れる第5の処理槽7で行う。
洗浄時間の終了は第3槽同様比抵抗の回復で判定
するが、通常10〜15分を要する。純水洗浄に時間
を要するのは、まずウエーハの面積に比し槽内面
やキヤリアの表面積が大きく、その面に吸着した
薬品も同時に除かねばならないためである。洗浄
で液の流動は大きな効果があるが、表面近傍は数
μ以下の厚さの薄い不流動層が生じ、表面汚染物
が水溶してもその層内は拡散で移動するので流れ
への移行が遅く、完全な洗浄には時間を要するこ
とになる。洗浄完了後のウエーハ表面をX線光電
子分光分析で検すると、表面極薄酸化膜が観察さ
れ、水洗という処理だけで10分間に5〜8Å程度
の厚さの膜が成長しており、これが汚染の離脱を
邪げる。 この段階で清浄化工程を終えてよいデバイスも
あるが、高度のデバイスでは残存する重金属がそ
の特性や製造歩留に影響する。従つてさらに仕上
げ清浄化処理が必要である。こゝでは金の除去が
難しいので、処理法検討には金を対象とする例が
多い。金の溶解という点を含めて汚染の予想され
る銅、鉄、クロム等の除去に効果のありそうなの
は王水である。しかし放射性同位元素198Auを稀
フツ酸中で吸着させたシリコンウエーハに対し、
王水による処理時間とウエーハの放射能で測定さ
れる残留198Au量の関係を求めて、王水の洗浄効
果を調べると、第3図曲線8に示すように金の除
去効果は処理開始後約1分で限界に達し、表面全
濃度は1/10しか低下しない。これは既述の酸化力
の強い処理液は酸化膜形成が早いことで説明出
来、この膜が金の溶出を邪げるのである。金に対
する効果的な処理法は金に対する溶解力、あまり
強くないシリコン表面酸化性、並びに表面での発
泡が相乗的効果を発揮する、W.Kernら(RCA
Review・June、P187、1970.)の過酸化水素を
含む稀塩酸処理である。30%過酸化水素1容、1
規定塩酸1容、純水8容よりなる処理液を90℃と
し、王水の場合と同様の198Au除去効果を検する
実験結果は第3図曲線9であり、約15分を要する
が表面全濃度を1/50まで低下せしめ得る。従つて
第6槽としてかかる仕上清浄処理槽を使用する。 最後にウエーハ面からこの処理液を除くため、
第5槽と同様の超純水洗浄第7槽で水の比抵抗が
16MΩに達するまで10〜15分洗浄して仕上げと
し、スピンナで乾燥する。 以上のようなウエーハ洗浄工程は通常デバイス
製造工程で10回前後繰返され、それに使用する超
純水の量は莫大で、半導体工場を満足させる超高
純度の純水を大量に製造するには膨大な設備と厳
密な管理を要するのが実情である。又薬品類も電
子工業用を精密過したような高品質品を大量に
要することになる。 しかも、従来はデバイス機能に対し十分であつ
たこのような清浄法も、数百Åのゲート酸化膜を
使う超LS1のような高度のデバイスに対しては不
十分である。第4図は酸化膜厚300Å、ゲート面
積2×2mm2のモスダイオードを酸化直前の前処理
に上記に従つた清浄化を行つて作つた時、キヤリ
ア内ウエーハ20枚全部のもののゲート耐圧分布を
示したものである。ばらつきが大きく20V以上の
耐圧のものは全体の41.7%にすぎない。 結局、従来行なわれていた清浄処理は、処理中
の酸化膜成長や不流動層又、逆吸着によつて莫大
な処理液と時間をかけても効果は低いものであつ
た。殊に酸化性薬品液で処理すると酸化膜が急激
に成長して不純物の離脱を妨げ、イオン化傾向の
小さい重金属を薬液除去しようとしても逆吸着が
大きいという欠点があつた。加えて処理が不均一
で分留りが悪いという欠点があつた。 従つて本発明の目的は、化学薬品液を用いる清
浄処理を僅かな処理液と時間で従来より効果高く
しかも均一に行なうことの出来る清浄処理法を提
供することである。 かかる点に鑑み、本発明者は、上記した均一性
は、処理効果に対して酸化膜成長を著しく小さ
くするために払拭作用を加えること、不流動層
の影響を低減すること、逆吸着を低減すること
により達成できることを見出した。 本発明は、ウエーハの半導体表面の少なくとも
一部を化学薬品液で処理するに際し、耐薬品性軟
質材料よりなる払拭作用を前記半導体表面に加え
ながら前記処理を行なうことを特徴とする。 また、本発明は、フツ素樹脂繊維で被処理半導
体ウエーハを払拭する払拭体と、前記被処理ウエ
ーハにエツチング液を注ぐ手段とを具備する事を
特徴とする。 以下、本発明の実施例を説明する。第5図で、
並存する耐薬品性の軟質材料で表面が構成された
円柱体11,12が払拭体で、その間に位置した
ウエーハ13の両面が払拭されるように両払拭体
を接近させて配置し、かつそれらは回転するよう
になつている。又この間でウエーハが前後出来る
ようなウエーハ駆動機構がある。払拭されている
ウエーハの両面に薬品がシヤワー状で注がれるよ
う、又薬品処理終了後処理済液を排除するための
水がウエーハの両面並びに両払拭体にシヤワー状
で注がれるよう、夫々の複数個のシヤワー口1
4,15が払拭体のほゞ上方に設けてある。 この発明を具体的に説明するために、前記シリ
コン製造工程のウエーハの標準的清浄化法の順に
従つてこの方法を例示し、効果を比較する。有機
物除去を主目的として加温された硫酸1容過酸化
水素(30%)1容の混液で処理する場合をまず示
す。直径100mmのウエーハ20枚に夫々指紋を強く
付したものをキヤリアに入れ、前記処理法で処理
水洗し、スピンナで乾燥後噴霧試験で清浄化効果
を調べた。全数に対し指紋の完全除去、10分の処
理では不足で15分を要した。このような指紋付ウ
エーハをこの発明による払拭薬品処理した。払拭
体は熱濃硫酸に侵されない材料で、又シリコン表
面に傷のつかないものが必要である。このような
目的のためにプラスチツク系のほとんどの材料を
試みた。この中でフツ素樹脂繊維製織布例えばポ
リテトラフルオロエチレン繊維で織られた布が良
かつた。実際に使用したのは商品名トヨフロン
(東レ)を衣類で用いられるビロードに織つた布
を表面にもつ払拭体円筒で、毎分150回転で回転
又はウエーハの往復は片道5秒で反覆した。液に
触れる部分はすべて透明石英で作られた。ウエー
ハは処理液のシヤワー供給2分の後、常温の比抵
抗18MΩcmの純水が16MΩcm以上に達する2分間
の洗浄処理がなされた。20枚の指紋付ウエーハの
全部が噴霧試験で清浄化がされていることを確認
された。加熱された硫酸過酸化水素混液15分の浸
漬で、シリコンウエーハ上に成長した、酸化膜は
エリプソメトリーで20〜30Åである。一方この発
明によれば、液への接触は2分で水洗時間も短か
く、問題の表面極薄酸化膜の成長は5〜8Å、表
面反応は効果的に制御されている。 次に稀フツ酸によるシリコン表面極薄酸化膜除
去処理の例でこの発明を説明する。キヤリア処理
では信頼度の点で20秒程度の浸漬が必要なことは
既述のとおりである。この間の不純物再吸着の状
況を推定するために、工程中の汚染の主要な元素
である銅を、0.1ppmを含むフツ酸(49%)に対
し浸漬時間と表面吸着量の関係はW.Kernの研究
結果を参考にすると表1のとおりである。
【表】 従つて稀フツ酸との接触が短い程良く、2秒で
すめば、キヤリア処理に必要な20秒浸漬の場合よ
り表面の銅吸着は1/4になることになる。通常の
電子工業用フツ酸で保証されている銅の濃度が
0.01ppmであることから、フツ酸自体からの汚染
を確実に除くには100倍以上の稀釈が望ましい。
しかし第2図に示したように酸化膜を除くに要す
る浸漬時間が長くなり、キヤリア方式では汚染の
機会が増して望ましくない。この発明の方法では
フツ酸(49%)1容、水100容の稀フツ酸を用い
た。酸の腐蝕性が減じて加工精度のよいウレタン
フオームが払拭材に使えるため、この払拭用円筒
を用い毎分300回で回転、ウエーハは1往復で2
秒間のエツチングを行つた。直ちに水洗し、比抵
抗の回復する2分後で洗浄を完了させた。ウエー
ハとして上記硫酸過酸化水素混液で2分の払拭・
シヤワー処理を行つたものを使用した場合、それ
による極薄酸化膜は確実に除去出来ていることを
水滴の接触角測定で確認した。フツ酸は連続的に
新しい液が供給され、かつ払拭で不流動層の形成
が弱められるので、シリコン表面に接する液の不
純物濃度もキヤリア方式より遥かに低下する。従
つて表面での重金属吸着反応は著しく制限され
る。 フツ酸処理直後は酸化膜が消失するのでその後
の水洗で生じる表面極薄酸化膜は水洗に用いられ
た水との反応によるものと考えてよい。シリコン
ウエーハをフツ酸(49%)1容純水1容の混液へ
30秒浸漬して表面酸化膜の消失を確実にした後、
このフツ酸処理後の水洗時間を変え、その直後と
大気中に1時間放置した場合につき、X線光電子
分光法で見た、1Sの酸素並びに1Sの炭素のピー
ク値を表2、表3に示す。実験はp(100)及びn
(100)のMOSIC用ウエーハで行われた。
【表】
【表】 この結果は大気中に放置するよりも水洗の方が
表面極薄酸化膜形成反応の速いことを示してい
る。炭素の白試験でのピーク値は0.005程度であ
るが、分析精度からみて水洗時の表面酸化反応で
炭素の変化は無いと見るべきであり、一方フツ酸
処理後10分水洗したものは大気中放置で有意に炭
素の増大が見られる。これはフツ酸処理後直ちに
及び3分水洗して大気中放置したものに比し、10
分水洗したものは表面極薄酸化膜が恐らく炭酸ガ
スと思われる炭素源物質を吸着したものである。
シリコン表面の炭素汚染はデバイス製造にあたつ
て有害であるので、水洗時間はその目的を達する
限りは短かい程望ましいことになる。払拭しつつ
処理液排除の水洗を行うこの発明では比抵抗回復
を指標として約2分で目的を達し得るので、炭素
汚染の無い表面極薄酸化形成即ち水洗に関係した
表面反応の効果的制御を可能にする。 次に仕上げ清浄化処理での例として、表面極薄
酸化膜形成のため金の除去効果が期待に反する王
水処理で、この発明の効果を説明する。第3図に
結果を示した実験と同じ手法により、放射性同位
元素198Auを吸着させたシリコンウエーハを王水
1容純水1容の混液で60℃で払拭処理して、処理
時間と残留198Au量の関係を求めた曲線が第3図
の10である。払拭体材質、その回転数、ウエー
ハの往復周期、並びに水洗条件は前記硫酸過酸化
水素混液での払拭・シヤワー処理と同じに行つ
た。表面全濃度は2分以内に1/50まで低下した。
前記塩酸過酸化水素混液でも同様の払拭・シヤー
ワー処理と同じに行つた。表面全濃度は2分以内
に1/50まで低下した。前記塩酸過酸化水素混液で
も同様の払拭・シヤワー処理で表面全濃度は2分
以内に1/50まで低下する。ポリテトラフルオロエ
チレン繊維織布はこれらの場合でもまつたくシリ
コン表面を傷をつくらず、払拭による効果を得し
める。清浄仕上処理はいずれの処理液を使用して
も2分の処理、2分の水洗で目的を達し得る。上
記稀フツ酸処理を行つたシリコンウエーハにこの
仕処理を行つた場合、表面極薄酸化膜の厚さは6
〜9Åで、塩酸・過酸化水素混液ではこの値より
若干小である。従つてこの発明の方法は重金属除
去を目的とする清浄化に際し、それを邪げる要因
である表面酸化をよく制御する。 以上のように半導体表面の清浄化とは制御され
た清浄な表面極薄酸化膜を形成することと云い得
る。この見地から、この発明の処理液を作用せし
めつつ払拭を行う方法を、上記硫酸・過酸化水素
混液による清浄処理、稀フツ酸処理、王水仕上清
浄処理を記載の条件でシリコンウエーハ20枚に実
施し、第4図に結果を示したものと同様の酸化膜
厚300ÅのMOSダイオードゲート耐圧試験を行つ
た。その耐圧分布を第6図に示す。20V以上の耐
圧は全体の83.8%に達し、表面極薄酸化膜に関係
する反応を制御する効果の高さが示されている。 この発明の方法は基本的には処理が一枚ずつ
で、しかも払拭作用で表面の処理液濃度や処理温
度が均一化されるので、表面での反応自体が均一
化され、又ウエーハ間の処理条件の再現性が優れ
ている。即ち化学薬品による処理効果がウエーハ
内及びウエーハ間で均一化される。日本特許第
829370号で、第7図のような不純物濃度の異なる
二層構造の半導体ウエーハの高濃度層16だけが
特定比のフツ酸、硝酸及び醋酸の混液でエツチン
グ除去出来ることが示されているが、エツチング
の進行と共に亜硝酸が生成し、その強い酸化力で
エツチングが停止すべき境界面17を局部的に突
破して、その選択的効果を損う。そのため日本特
許第779444号のように、亜硝酸を硝酸に変える過
酸化水素水を滴下する方法が提案されている。こ
の発明を用い、ポリテトラフルオロエチレン繊維
織布による払拭と共に、このエツチング液をシヤ
ワー状に添加すれば亜硝酸発生を問題にすること
なく、所望の境界面での反応を制御して正確に低
濃度層 18 ==だけを残すことが出来る。以上のよう
にこの発明では表面化学反応を均一かつ再現性よ
く制御出来るので、半導体ウエーハをエツチング
で所定の厚さまで薄くするというような目的にも
制御性の点で有効であり、このようなエツチング
における表面反応の制御もこの特許請求の範囲に
包含される。 この発明では、化学薬品処理時間の短縮をもつ
て表面反応の良好な制御性を得るものであり、か
つ処理時間に影響を与える器材は払拭体とウエー
ハの駆動に関するものだけのため、ウエーハをキ
ヤリアに入れて処理槽内の液に浸漬させる方法に
比し、処理液の使用量がはるかに少い。払拭体と
しては、実施例では第5図に示すような2つの円
柱体からなるものを用いたが、ウエーハの化学処
理表面に払拭作用を加えられるようなものであれ
ば、何でもよいことは言うまでもない。又清浄化
のような一連の工程に適用する場合、その所用時
間は著しく短縮され、複数個のウエーハが並行処
理出来るように払拭・シヤワー機構を構成する
と、キヤリアで処理槽を順次移動する従来の方法
に比し、所要時間を1/5以下にすることも可能で
ある。従つてこの発明は半導体デバイス製造の際
の経済性及び生産性向上の点で極めて有効であ
る。 かかる本発明によれば従来より高度に清浄を行
なうことができ、ゲート耐圧も20V以上が41.7%
から83.8%と向上して分留りが極めて良く、処理
時間も従来の一工程1時間のものを繰り返してい
たのに対し、10分程度で済んでしまう。 この発明による化学薬品での表面反応を制御す
る方法はシリコンだけに限らず、ゲルマニウムや
ガリウムひ素等の半導体表面は化学薬品や純水で
の処理に対して過敏かつ不安定な反応を示すこと
から、これらにも当然効果的に適用出来る。
【図面の簡単な説明】
第1図はウエーハをキヤリアに入れて液槽内で
順次処理する標準的洗浄法を示す図、第2図は稀
フツ酸の酸化膜除去速度を示す図、第3図は金の
洗浄効果の比較を示す図、第4図は洗浄法の効果
をMOSダイオードのゲート耐圧分布で示した図、
第5図は払拭体と処理液用シヤワーを示す斜視
図、第6図はこの発明による洗浄法の効果を
MOSダイオードのゲート耐圧分布で示した図、
第7図は選択エツチングに応用する場合の対象と
なるウエーハの構造を示す断面図である。

Claims (1)

  1. 【特許請求の範囲】 1 半導体ウエーハの表面をエツチング液で処理
    するに際し、フツ素樹脂繊維よりなる払拭体の払
    拭作用を前記半導体表面に加えながら前記処理を
    行なうことを特徴とする半導体表面反応制御法。 2 前記エツチング液は、フツ酸、王水、硫酸過
    酸化水素混合液及び塩酸過酸化水素混合液から選
    ばれる事を特徴とする特許請求の範囲第1項記載
    の半導体表面反応制御法。 3 フツ素樹脂繊維で半導体ウエーハを払拭する
    手段と、前記半導体ウエーハにエツチング液を注
    ぐ手段とを具備する事を特徴とする半導体表面反
    応制御装置。 4 前記エツチング液は、フツ酸、王水、硫酸過
    酸化水素混合液及び塩酸過酸化水素混合液から選
    ばれる事を特徴とする特許請求の範囲第3項記載
    の半導体表面反応制御装置。
JP908481A 1981-01-26 1981-01-26 Control of semiconductor surface reaction Granted JPS57124441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP908481A JPS57124441A (en) 1981-01-26 1981-01-26 Control of semiconductor surface reaction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP908481A JPS57124441A (en) 1981-01-26 1981-01-26 Control of semiconductor surface reaction

Publications (2)

Publication Number Publication Date
JPS57124441A JPS57124441A (en) 1982-08-03
JPH0136248B2 true JPH0136248B2 (ja) 1989-07-31

Family

ID=11710746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP908481A Granted JPS57124441A (en) 1981-01-26 1981-01-26 Control of semiconductor surface reaction

Country Status (1)

Country Link
JP (1) JPS57124441A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127838A (ja) * 1983-01-11 1984-07-23 Sumitomo Electric Ind Ltd ミラ−ウエハの連続エツチング装置
JPH0744280B2 (ja) * 1983-12-06 1995-05-15 株式会社東芝 シリコン結晶体の接合方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54145980A (en) * 1978-05-09 1979-11-14 Omron Tateisi Electronics Co Twoowire contactless microswitch

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5184371U (ja) * 1974-12-26 1976-07-06

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54145980A (en) * 1978-05-09 1979-11-14 Omron Tateisi Electronics Co Twoowire contactless microswitch

Also Published As

Publication number Publication date
JPS57124441A (en) 1982-08-03

Similar Documents

Publication Publication Date Title
JP3154814B2 (ja) 半導体ウエハの洗浄方法および洗浄装置
US5861064A (en) Process for enhanced photoresist removal in conjunction with various methods and chemistries
KR100220926B1 (ko) 소수성 실리콘 웨이퍼의 세정방법
JP2000515324A (ja) 逐次的化学加工を使用する、電子部品の製造のための湿式加工法
JP6988761B2 (ja) 半導体シリコンウェーハの洗浄処理装置および洗浄方法
JPH09115869A (ja) 半導体装置の製造方法及び半導体装置
KR0185463B1 (ko) 반도체기판의 세정방법 및 반도체장치의 제조방법
JPH09275084A (ja) 半導体基板の洗浄方法
JP3356522B2 (ja) 洗浄方法、かかる洗浄方法を使った半導体装置の製造方法および液晶表示装置の製造方法
JP2984348B2 (ja) 半導体ウェーハの処理方法
JPH0136248B2 (ja)
JP2586319B2 (ja) 半導体基板の研磨方法
JPH0536661A (ja) 洗浄方法
KR20020063201A (ko) 전자장치의 제조방법
JPH0750281A (ja) シリコンウェハーの洗浄方法
KR0172717B1 (ko) 반도체 기판의 세정방법
JPH04207031A (ja) 半導体基板の洗浄方法
WO1996020498A1 (fr) Couche d'oxyde, son procede de formation et dispositif a semi-conducteurs
JPH07153728A (ja) 温純水洗浄によるシリコンウエーハの表面処理方法
JPH09190994A (ja) ケイ酸残留物の生成を防止のためのフッ酸処理後の脱イオン水/オゾン洗浄
JPH07240394A (ja) 半導体ウェーハの表面洗浄方法
JPH07321080A (ja) シリコンウェハーの洗浄方法
JPH0427123A (ja) 洗浄方法
KR0170459B1 (ko) 웨이퍼 세정방법 및 그 장치
KR950006976B1 (ko) 접촉창 표면세정방법