JP2586319B2 - 半導体基板の研磨方法 - Google Patents
半導体基板の研磨方法Info
- Publication number
- JP2586319B2 JP2586319B2 JP5342852A JP34285293A JP2586319B2 JP 2586319 B2 JP2586319 B2 JP 2586319B2 JP 5342852 A JP5342852 A JP 5342852A JP 34285293 A JP34285293 A JP 34285293A JP 2586319 B2 JP2586319 B2 JP 2586319B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- polishing
- abrasive
- insulating film
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Description
【０００１】
【産業上の利用分野】本発明は半導体基板の表面をＣＭ
Ｐ法（化学機械的研磨法）により研磨する方法に関し、
特に研磨後の半導体基板の表面の清浄化を図った研磨方
法に関する。
Ｐ法（化学機械的研磨法）により研磨する方法に関し、
特に研磨後の半導体基板の表面の清浄化を図った研磨方
法に関する。
【０００２】
【従来の技術】半導体装置の製造工程では、半導体基板
の表面を平坦に研磨する工程が行われており、この研磨
法として１０００Å以下の酸化シリコン粒等の研磨粒と
溶剤からなる研磨剤で半導体基板（半導体ウェハ）の表
面を研磨するＣＭＰ法が用いられる。例えば、図２はＣ
ＭＰ法を用いて多層配線構造を形成する方法を示す図で
ある。先ず、図２（ａ）のように、シリコンからなる半
導体基板１１の表面に形成されたリンガラス膜１２上に
第１の金属配線１３を形成し、その上に層間絶縁膜とし
てプラズマ酸化膜１３を堆積する。次に、図２（ｂ）の
ように、前記プラズマ酸化膜１３の表面上に研磨粒１７
と溶剤を含有する研磨剤１６を供給し、ＣＭＰ法により
表面の凸部を研磨して平坦化する。このとき、親水性で
あるプラズマ酸化膜１４上には研磨剤１６が一面に残さ
れる。
の表面を平坦に研磨する工程が行われており、この研磨
法として１０００Å以下の酸化シリコン粒等の研磨粒と
溶剤からなる研磨剤で半導体基板（半導体ウェハ）の表
面を研磨するＣＭＰ法が用いられる。例えば、図２はＣ
ＭＰ法を用いて多層配線構造を形成する方法を示す図で
ある。先ず、図２（ａ）のように、シリコンからなる半
導体基板１１の表面に形成されたリンガラス膜１２上に
第１の金属配線１３を形成し、その上に層間絶縁膜とし
てプラズマ酸化膜１３を堆積する。次に、図２（ｂ）の
ように、前記プラズマ酸化膜１３の表面上に研磨粒１７
と溶剤を含有する研磨剤１６を供給し、ＣＭＰ法により
表面の凸部を研磨して平坦化する。このとき、親水性で
あるプラズマ酸化膜１４上には研磨剤１６が一面に残さ
れる。
【０００３】次に、図２（ｃ）のように、半導体基板１
１の表面をスクラブして研磨剤１６の除去を行うと、研
磨剤１６中の研磨粒１７の濃度が減少される。その後、
図２（ｄ）のように、ＨＦ：Ｈ２Ｏ＝１：１００からな
るＤＨＦ槽に半導体基板１１を浸漬して洗浄し、その後
引き上げて水洗し、乾燥する。これにより、前記プラズ
マ酸化膜１４上からは研磨剤１６が除去される。最後
に、図２（ｅ）のようにプラズマ酸化膜１４にスルーホ
ールを開口し、第２の金属配線１８を所要パターンに形
成することで多層配線構造が完成される。
１の表面をスクラブして研磨剤１６の除去を行うと、研
磨剤１６中の研磨粒１７の濃度が減少される。その後、
図２（ｄ）のように、ＨＦ：Ｈ２Ｏ＝１：１００からな
るＤＨＦ槽に半導体基板１１を浸漬して洗浄し、その後
引き上げて水洗し、乾燥する。これにより、前記プラズ
マ酸化膜１４上からは研磨剤１６が除去される。最後
に、図２（ｅ）のようにプラズマ酸化膜１４にスルーホ
ールを開口し、第２の金属配線１８を所要パターンに形
成することで多層配線構造が完成される。
【０００４】
【発明が解決しようとする課題】このような従来のＣＭ
Ｐ法では、図２（ｂ）の工程において半導体基板１１の
表面に研磨剤１６を供給したときに、研磨剤１６の一部
は半導体基板１１の裏面側に回り込む。一般に半導体基
板の裏面は、チタンと窒化チタン膜からなるバリアメタ
ルアニールの温度モニタを行うためにシリコン基板の裏
面の酸化膜を除去してシリコンを露呈させている。この
ため、半導体基板１１の裏面は疎水性となって研磨剤１
６が部分的に残された状態となり、かつその他の部分で
は溶剤が乾燥した状態となって研磨粒（酸化シリコン
粒）１７が裏面に付着されることがある。
Ｐ法では、図２（ｂ）の工程において半導体基板１１の
表面に研磨剤１６を供給したときに、研磨剤１６の一部
は半導体基板１１の裏面側に回り込む。一般に半導体基
板の裏面は、チタンと窒化チタン膜からなるバリアメタ
ルアニールの温度モニタを行うためにシリコン基板の裏
面の酸化膜を除去してシリコンを露呈させている。この
ため、半導体基板１１の裏面は疎水性となって研磨剤１
６が部分的に残された状態となり、かつその他の部分で
は溶剤が乾燥した状態となって研磨粒（酸化シリコン
粒）１７が裏面に付着されることがある。
【０００５】したがって、その後に図２（ｃ）の工程の
スクラブや図２（ｄ）の工程のＤＨＦ槽による洗浄や水
洗を行っても、半導体基板の裏面の疎水性表面では乾燥
した研磨粒１７が除去され難く、付着された状態とな
る。また、この場合ＤＨＦ槽での半導体基板１１の引上
げ時に、半導体基板の疎水性面に研磨粒が再付着し、こ
れが残されることもある。例えば、６φ半導体ウェハで
は、裏面が疎水性の場合に、１００００個以上の研磨粒
が残されることがある。このような研磨粒が残される
と、これらが後工程における異物となり、微細な半導体
素子を製造する際の障害になるという問題がある。
スクラブや図２（ｄ）の工程のＤＨＦ槽による洗浄や水
洗を行っても、半導体基板の裏面の疎水性表面では乾燥
した研磨粒１７が除去され難く、付着された状態とな
る。また、この場合ＤＨＦ槽での半導体基板１１の引上
げ時に、半導体基板の疎水性面に研磨粒が再付着し、こ
れが残されることもある。例えば、６φ半導体ウェハで
は、裏面が疎水性の場合に、１００００個以上の研磨粒
が残されることがある。このような研磨粒が残される
と、これらが後工程における異物となり、微細な半導体
素子を製造する際の障害になるという問題がある。
【０００６】このため、半導体基板の表面を親水処理し
て洗浄を行う方法が提案されている。特開昭６２−１９
８１２７号公報では、弗酸処理後にオゾンを供給し親水
処理する方法であるが、単に化学的に親水処理するのみ
ではＣＭＰにより付着した研磨粒を除去することはでき
ない。また、特開昭６３−１９８２５号公報は弗酸にア
ルコールを混合して親水処理する洗浄方法であるが、や
はりＣＭＰにより付着した研磨粒を除去することはでき
ない。更に、特開平２−１１６１３０号公報は酸素プラ
ズマで基板を親水処理した後、高圧水で洗浄する方法で
あり、物理的な除去を行うために多少の効果はあるが、
１００００個以上の研磨粒を除去することは実際には極
めて難しい。本発明の目的は、半導体基板の表面におけ
る研磨粒を除去して表面の清浄化を可能にした研磨方法
を提供することにある。
て洗浄を行う方法が提案されている。特開昭６２−１９
８１２７号公報では、弗酸処理後にオゾンを供給し親水
処理する方法であるが、単に化学的に親水処理するのみ
ではＣＭＰにより付着した研磨粒を除去することはでき
ない。また、特開昭６３−１９８２５号公報は弗酸にア
ルコールを混合して親水処理する洗浄方法であるが、や
はりＣＭＰにより付着した研磨粒を除去することはでき
ない。更に、特開平２−１１６１３０号公報は酸素プラ
ズマで基板を親水処理した後、高圧水で洗浄する方法で
あり、物理的な除去を行うために多少の効果はあるが、
１００００個以上の研磨粒を除去することは実際には極
めて難しい。本発明の目的は、半導体基板の表面におけ
る研磨粒を除去して表面の清浄化を可能にした研磨方法
を提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体基板の研
磨方法は、シリコンが露呈された半導体基板の裏面に薄
い絶縁膜を形成してこの裏面を親水性面とする工程と、
この薄い絶縁膜を形成した後にＣＭＰを行う工程と、Ｃ
ＭＰ後に研磨剤を物理的、化学的に除去する工程を含ん
でいる。ここで、裏面の薄い絶縁膜は、半導体基板をＯ
２プラズマ処理したシリコン酸化膜である。また、研磨
剤の物理的除去方法は、純水を注ぎながらポリエステル
布によるスクラブであり、研磨剤の化学的除去方法は、
ＨＦとＨ２Ｏの混合槽へ半導体基板を浸漬し、同じ槽内
で純水に置換する方法である。
磨方法は、シリコンが露呈された半導体基板の裏面に薄
い絶縁膜を形成してこの裏面を親水性面とする工程と、
この薄い絶縁膜を形成した後にＣＭＰを行う工程と、Ｃ
ＭＰ後に研磨剤を物理的、化学的に除去する工程を含ん
でいる。ここで、裏面の薄い絶縁膜は、半導体基板をＯ
２プラズマ処理したシリコン酸化膜である。また、研磨
剤の物理的除去方法は、純水を注ぎながらポリエステル
布によるスクラブであり、研磨剤の化学的除去方法は、
ＨＦとＨ２Ｏの混合槽へ半導体基板を浸漬し、同じ槽内
で純水に置換する方法である。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示しており、ここでは２
層配線構造を半導体基板上に形成する際に本発明の研磨
方法を適用した例を示している。先ず、図１（ａ）のよ
うに、シリコンからなる半導体基板１の表面に形成され
たリンガラス膜２の上に厚さが６０００Åの第１の金属
配線３を形成し、その上に層間絶縁膜としてプラズマ酸
化膜４を２００００Å堆積する。また、これまでの工程
では、例えば前記第１の金属配線４の形成時のモニタ等
により半導体基板１の裏面はシリコンが露呈された状態
にあるが、この半導体基板１に対して４５０Ｗ，１０分
の条件でＯ２プラズマ処理を行うことで、半導体基板１
の裏面に薄いシリコン酸化膜５を形成し、裏面を親水性
面として形成する。
る。図１は本発明の一実施例を示しており、ここでは２
層配線構造を半導体基板上に形成する際に本発明の研磨
方法を適用した例を示している。先ず、図１（ａ）のよ
うに、シリコンからなる半導体基板１の表面に形成され
たリンガラス膜２の上に厚さが６０００Åの第１の金属
配線３を形成し、その上に層間絶縁膜としてプラズマ酸
化膜４を２００００Å堆積する。また、これまでの工程
では、例えば前記第１の金属配線４の形成時のモニタ等
により半導体基板１の裏面はシリコンが露呈された状態
にあるが、この半導体基板１に対して４５０Ｗ，１０分
の条件でＯ２プラズマ処理を行うことで、半導体基板１
の裏面に薄いシリコン酸化膜５を形成し、裏面を親水性
面として形成する。
【０００９】次に、図１（ｂ）のように、ＣＭＰ法によ
り前記プラズマ酸化膜４の表面の凸部を研磨して平坦化
を行う。このＣＭＰ法では、研磨粒としての酸化シリコ
ン粒７と溶剤を含有する研磨剤６をプラズマ酸化膜４の
上に供給し、荷重０．４Ｋｇ／ｃｍ２、回転数３５ｒｐ
ｍ、５分の研磨を行う。このＣＭＰ法により、親水性表
面であるプラズマ酸化膜４の表面に研磨剤が一面に残さ
れるのはもとより、親水性処理した半導体基板１の裏面
の薄い酸化膜５の表面にも研磨剤が一面に残される。
り前記プラズマ酸化膜４の表面の凸部を研磨して平坦化
を行う。このＣＭＰ法では、研磨粒としての酸化シリコ
ン粒７と溶剤を含有する研磨剤６をプラズマ酸化膜４の
上に供給し、荷重０．４Ｋｇ／ｃｍ２、回転数３５ｒｐ
ｍ、５分の研磨を行う。このＣＭＰ法により、親水性表
面であるプラズマ酸化膜４の表面に研磨剤が一面に残さ
れるのはもとより、親水性処理した半導体基板１の裏面
の薄い酸化膜５の表面にも研磨剤が一面に残される。
【００１０】次に、図１（ｃ）のように、純水を注ぎな
がら半導体基板１の表裏面をポリエステル布で荷重３０
０ｇ、３分の条件でスクラブし、研磨剤６を物理的に除
去する。このとき、半導体基板１の表裏両面に対してス
クラブを行うことで、各面に残されている研磨剤６中の
研磨粒７が除去されてその濃度が減少される。
がら半導体基板１の表裏面をポリエステル布で荷重３０
０ｇ、３分の条件でスクラブし、研磨剤６を物理的に除
去する。このとき、半導体基板１の表裏両面に対してス
クラブを行うことで、各面に残されている研磨剤６中の
研磨粒７が除去されてその濃度が減少される。
【００１１】しかる上で、図１（ｄ）のように、半導体
基板１をＨＦ：Ｈ２Ｏ＝１：１００のＤＨＦ槽に２分浸
漬して洗浄した後、同じ槽で純水に置換し、その後に乾
燥を行うと、プラズマ酸化膜４上からは研磨剤６が除去
され、半導体基板１の裏面からは研磨剤６と薄い酸化膜
５が除去される。このとき、親水性表面としての薄い酸
化膜５が除去されることで半導体基板１の裏面は疎水性
になるものの、ＤＨＦを純水置換しているため、研磨粒
が再付着することはない。最後に、図１（ｅ）のよう
に、プラズマ酸化膜４にスルーホールを開設し、かつ第
２の金属配線８を所要パターンに形成することで、多層
配線構造が完成される。
基板１をＨＦ：Ｈ２Ｏ＝１：１００のＤＨＦ槽に２分浸
漬して洗浄した後、同じ槽で純水に置換し、その後に乾
燥を行うと、プラズマ酸化膜４上からは研磨剤６が除去
され、半導体基板１の裏面からは研磨剤６と薄い酸化膜
５が除去される。このとき、親水性表面としての薄い酸
化膜５が除去されることで半導体基板１の裏面は疎水性
になるものの、ＤＨＦを純水置換しているため、研磨粒
が再付着することはない。最後に、図１（ｅ）のよう
に、プラズマ酸化膜４にスルーホールを開設し、かつ第
２の金属配線８を所要パターンに形成することで、多層
配線構造が完成される。
【００１２】因みに、６インチの疎水性シリコン基板を
試料として用い、シリコンが露呈された表面に対して、
バッチ型Ｏ２プラズマ処理装置においてＲＦパワー４５
０Ｗ、１０分のＯ２プラズマ処理により、その表面を親
水性にしたシリコン基板を形成し、このシリコン基板の
表面に対してＣＭＰを行った。また、評価用として、親
水性処理を行わないシリコン基板と、酸化膜が形成され
ているシリコン基板とを用いて同様な条件でＣＭＰを行
った。ＣＭＰ条件は、荷重０．４Ｋｇ／ｃｍ２、回転数
３５ｒｐｍ、５分で、スクラブ条件はポリエステル布で
荷重３００ｇ、３分で、洗浄条件は５リットルのテフロ
ン槽注入でＨＦ：Ｈ２Ｏ＝１：１００で２分洗浄した
後、純水置換している。
試料として用い、シリコンが露呈された表面に対して、
バッチ型Ｏ２プラズマ処理装置においてＲＦパワー４５
０Ｗ、１０分のＯ２プラズマ処理により、その表面を親
水性にしたシリコン基板を形成し、このシリコン基板の
表面に対してＣＭＰを行った。また、評価用として、親
水性処理を行わないシリコン基板と、酸化膜が形成され
ているシリコン基板とを用いて同様な条件でＣＭＰを行
った。ＣＭＰ条件は、荷重０．４Ｋｇ／ｃｍ２、回転数
３５ｒｐｍ、５分で、スクラブ条件はポリエステル布で
荷重３００ｇ、３分で、洗浄条件は５リットルのテフロ
ン槽注入でＨＦ：Ｈ２Ｏ＝１：１００で２分洗浄した
後、純水置換している。
【００１３】これらのシリコン基板に対して、Ｈｅ−Ｎ
ｅレーザによる粒子検査装置で０．３μｍφ以上の研磨
粒を検査した。結果は次の通りであり、本発明の研磨方
法では、半導体基板の表面に付着している研磨粒は１０
０個レベルまで低減されたことが確認できた。 １．親水性シリコン基板（本発明） １０９個の研磨粒
数 ２．疎水性シリコン基板 １００００個以上の研
磨粒数 ３．酸化膜シリコン基板 ５８個の研磨粒
数
ｅレーザによる粒子検査装置で０．３μｍφ以上の研磨
粒を検査した。結果は次の通りであり、本発明の研磨方
法では、半導体基板の表面に付着している研磨粒は１０
０個レベルまで低減されたことが確認できた。 １．親水性シリコン基板（本発明） １０９個の研磨粒
数 ２．疎水性シリコン基板 １００００個以上の研
磨粒数 ３．酸化膜シリコン基板 ５８個の研磨粒
数
【００１４】なお、前記実施例では本発明を多層配線構
造の層間絶縁膜としてのプラズマ酸化膜の表面をＣＭＰ
法により研磨する方法を示しているが、他の絶縁膜を平
坦にＣＭＰ研磨する場合でも本発明を同様に適用するこ
とができる。
造の層間絶縁膜としてのプラズマ酸化膜の表面をＣＭＰ
法により研磨する方法を示しているが、他の絶縁膜を平
坦にＣＭＰ研磨する場合でも本発明を同様に適用するこ
とができる。
【００１５】
【発明の効果】以上説明したように本発明は、シリコン
が露呈された半導体基板の裏面に薄い絶縁膜を形成して
親水性面とした上でＣＭＰを行ない、その後に研磨剤を
物理的、化学的に除去しているので、研磨剤中の研磨粒
を効果的に除去することができ、半導体基板の平坦かつ
清浄な表面を形成することが可能となる。これにより、
半導体基板に付着した研磨粒による半導体装置の製造工
程における悪影響が解消され、微細な半導体素子の形成
が可能となる。
が露呈された半導体基板の裏面に薄い絶縁膜を形成して
親水性面とした上でＣＭＰを行ない、その後に研磨剤を
物理的、化学的に除去しているので、研磨剤中の研磨粒
を効果的に除去することができ、半導体基板の平坦かつ
清浄な表面を形成することが可能となる。これにより、
半導体基板に付着した研磨粒による半導体装置の製造工
程における悪影響が解消され、微細な半導体素子の形成
が可能となる。
【図１】本発明の研磨方法の一実施例を工程順に示す断
面図である。
面図である。
【図２】従来の研磨方法の一例を工程順に示す断面図で
ある。
ある。
１ シリコン半導体基板 ２ リンガラス膜 ３ 第１の金属配線 ４ プラズマ酸化膜 ５ 薄い酸化膜（親水性面） ６ 研磨剤 ７ 研磨粒 ８ 第２の金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ２４Ｂ 37/00 Ｂ２４Ｂ 37/00 Ｆ
Claims (4)
- 【請求項１】 半導体基板の表面に絶縁膜を形成し、こ
の絶縁膜を研磨剤を用いてＣＭＰ（化学機械的研磨）す
る研磨方法において、シリコンが露呈された前記半導体
基板の裏面に薄い絶縁膜を形成してその裏面を親水性面
とする工程と、この薄い絶縁膜を形成した後にＣＭＰに
よる研磨を行う工程と、この研磨後に研磨剤を物理的、
化学的に除去する工程を含むことを特徴とする半導体基
板の研磨方法。 - 【請求項２】 裏面の薄い絶縁膜は、半導体基板をＯ２
プラズマ処理したシリコン酸化膜である請求項１の半導
体基板の研磨方法。 - 【請求項３】 研磨剤の物理的除去方法は、純水を注ぎ
ながらポリエステル布によるスクラブである請求項１ま
たは２の半導体基板の研磨方法。 - 【請求項４】 研磨剤の化学的除去方法は、ＨＦとＨ２
Ｏの混合槽へ半導体基板を浸漬し、同じ槽内で純水に置
換する方法である請求項１ないし３のいずれかの半導体
基板の研磨方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342852A JP2586319B2 (ja) | 1993-12-15 | 1993-12-15 | 半導体基板の研磨方法 |
| KR1019940034080A KR0153393B1 (ko) | 1993-12-15 | 1994-12-14 | 반도체 기판의 연마 방법 |
| US08/758,761 US5700348A (en) | 1993-12-15 | 1996-12-03 | Method of polishing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342852A JP2586319B2 (ja) | 1993-12-15 | 1993-12-15 | 半導体基板の研磨方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169724A JPH07169724A (ja) | 1995-07-04 |
| JP2586319B2 true JP2586319B2 (ja) | 1997-02-26 |
Family
ID=18356998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5342852A Expired - Fee Related JP2586319B2 (ja) | 1993-12-15 | 1993-12-15 | 半導体基板の研磨方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5700348A (ja) |
| JP (1) | JP2586319B2 (ja) |
| KR (1) | KR0153393B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487590B1 (ko) * | 1995-08-21 | 2005-08-04 | 가부시키가이샤 에바라 세이사꾸쇼 | 폴리싱장치 |
| US6059637A (en) * | 1997-12-15 | 2000-05-09 | Lsi Logic Corporation | Process for abrasive removal of copper from the back surface of a silicon substrate |
| US6054389A (en) * | 1997-12-29 | 2000-04-25 | Vanguard International Semiconductor Corporation | Method of forming metal conducting pillars |
| US6206756B1 (en) | 1998-11-10 | 2001-03-27 | Micron Technology, Inc. | Tungsten chemical-mechanical polishing process using a fixed abrasive polishing pad and a tungsten layer chemical-mechanical polishing solution specifically adapted for chemical-mechanical polishing with a fixed abrasive pad |
| US6276996B1 (en) | 1998-11-10 | 2001-08-21 | Micron Technology, Inc. | Copper chemical-mechanical polishing process using a fixed abrasive polishing pad and a copper layer chemical-mechanical polishing solution specifically adapted for chemical-mechanical polishing with a fixed abrasive pad |
| US6705926B2 (en) * | 2001-10-24 | 2004-03-16 | Cabot Microelectronics Corporation | Boron-containing polishing system and method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4050954A (en) * | 1976-03-25 | 1977-09-27 | International Business Machines Corporation | Surface treatment of semiconductor substrates |
| JPS62198127A (ja) * | 1986-02-25 | 1987-09-01 | Sanyo Electric Co Ltd | 半導体ウエハの洗浄方法 |
| JPS6319825A (ja) * | 1986-07-11 | 1988-01-27 | Fujitsu Ltd | 半導体元素を含む被膜のエツチング液 |
| JPH0294435A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | エッチング装置 |
| JPH02116130A (ja) * | 1988-10-26 | 1990-04-27 | Matsushita Electron Corp | 基板の洗浄方法 |
| US5261966A (en) * | 1991-01-28 | 1993-11-16 | Kabushiki Kaisha Toshiba | Method of cleaning semiconductor wafers using mixer containing a bundle of gas permeable hollow yarns |
| US5320706A (en) * | 1991-10-15 | 1994-06-14 | Texas Instruments Incorporated | Removing slurry residue from semiconductor wafer planarization |
| JP3024373B2 (ja) * | 1992-07-07 | 2000-03-21 | 信越半導体株式会社 | シート状弾性発泡体及びウェーハ研磨加工用治具 |
-
1993
- 1993-12-15 JP JP5342852A patent/JP2586319B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-14 KR KR1019940034080A patent/KR0153393B1/ko not_active IP Right Cessation
-
1996
- 1996-12-03 US US08/758,761 patent/US5700348A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5700348A (en) | 1997-12-23 |
| KR0153393B1 (ko) | 1998-12-01 |
| JPH07169724A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6099662A (en) | Process for cleaning a semiconductor substrate after chemical-mechanical polishing | |
| US5489557A (en) | Methods for processing semiconductors to reduce surface particles | |
| JP3333684B2 (ja) | 研磨処理方法 | |
| US6241584B1 (en) | Method of washing a semiconductor device | |
| JP3307375B2 (ja) | 半導体装置の製造方法 | |
| US6100198A (en) | Post-planarization, pre-oxide removal ozone treatment | |
| JP6988761B2 (ja) | 半導体シリコンウェーハの洗浄処理装置および洗浄方法 | |
| JP2001053050A (ja) | 半導体基板の洗浄方法 | |
| JP2586319B2 (ja) | 半導体基板の研磨方法 | |
| JP3413726B2 (ja) | ウエハ洗浄方法 | |
| JPH0922885A (ja) | 化学的機械研磨後の基板洗浄方法 | |
| US6537381B1 (en) | Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing | |
| US6992006B2 (en) | Method for fabricating semiconductor device | |
| JP3185732B2 (ja) | 基板表面金属汚染除去方法 | |
| JP3324181B2 (ja) | ウエハの洗浄方法 | |
| US6297655B1 (en) | Integrated circuit probing method | |
| JP3046807B1 (ja) | 金属膜付シリコンウエハーの再生方法 | |
| JP2004512693A (ja) | 半導体ウェハの洗浄方法およびその装置 | |
| JP2001519599A (ja) | 機械化学的研磨後の酸化物又は窒化物層の洗浄方法 | |
| JPS6044397B2 (ja) | 洗浄方法 | |
| JPH08144075A (ja) | メタル上の異物の除去方法およびその装置 | |
| JPH09186120A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH11176777A (ja) | 半導体装置の製造方法 | |
| KR20050002532A (ko) | 반도체 웨이퍼 습식세정방법 | |
| JPH0136248B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |