JPH01316973A - サイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサイリスタに係り、特に順回復保護機能を有し
、オン状態からオフ状態に切換った直後ターンオフタイ
ム規定値より短い時点で順電圧が印加されてターンオン
しても破壊防止の図れるサイリスタに関する。

〔従来の技術〕

たとえば、高電圧直流送電用のサイリスタ交換装置にあ
っては、高電圧大容量サイリスタ素子を多数個直列接続
させて使用している。

そして、従来から該サイリスタを保３するため、過電圧
保護回路等の各種の保護装置が具備されている。しかし
、近年では、装置の簡略化、小型化。

そしてシステム全体の高信頼度化のため、素子は電気点
弧サイリスタから光正接点弧サイリスタに変りつつあり
、また素子内に保護回路を組み込んだサイリスタが期待
されるようになってきており、このように過電圧が印加
された場合に対して素子が破壊されずに安全にターンオ
ンできる構造は主としてアバランシェ降服あるいはパン
チスルー現象を利用した構造が知られている。

〔発明が解決しようとする課題〕

しかし、従来のサイリスタでは素子がオン状態からオフ
状態へ転流する時ターンオフ期間中にノイズ、雷サージ
等の急峻な順電圧が印加された場合素子が誤点弧してし
まい破壊する懸念がある。

すなわち、第２図は転流時における素子の電圧波形、電
流波形を示す、素子のもっているターンオフタイム規定
値（電流が零を切る時点がら誤点弧せずに素子に順電圧
を印加できるまでの時間）ｔｇに対して通常の使用状態
ではこれより長い時間例えばｔｏ　（ｔｏ＞ｔｇＪ　を
確保している。この様な状態では再印加電圧によって素
子は誤点弧することなく、よく電圧を阻止する。しかし
ターンオフタイムｔ＋ｒより短い期間に、例えば１１　
（１よ＜１．）に急峻な順電圧が侵入してきた場合、順
方向電圧を充分阻止できず途中で誤点弧してしまう。こ
のときの素子内部の状況を第３図に示す。ｎエミッタ２
．ｎベース３、ｐベース４、Ｔ１エミッタ５、補助ｎエ
ミッタ１０およびアノード６、カソード７、ゲート８、
補助ゲート９からなるサイリスタ半導体基体１において
、ターンオフ期間中にアノードが正となる順電圧が印加
されるとｎベース３とｐベース４の接合近傍両側に空乏
層１１が形成される。このとき半導体基体１内のライフ
タイムの不均一、ｎベース３、ｐベース４の不純物濃度
の不均一、厚さの不均一等により局部的に残留キャリア
の多い部分が生ずる。この部分ではｎエミッタ５が充分
順バイアスされ点弧状態になると１２ａ、１２ｂの如く
空乏層幅が減少し、再点弧電流１３が流れ始める。この
再点弧電流１３は非常に狭い領域を流れること、また増
幅ゲート作用を利用できないため、ホットスポットを生
じてしまい、この部分で素子を破壊に至らしめる問題を
有する。

本発明はこのような事情に基づいてなされたものであり
、ターンオフタイム規定値以内に順電圧が再印加されて
も素子が安全にターンオンすることのできるサイリスタ
を提供するにある。

〔課題を解決するための手段〕

このような目的を達成するために、本発明は、ｎエミッ
タ、ｎベース、ｐベース、ｎエミッタの順次４層からな
る主サイリスタ部分、および前記ｎエミッタｎベース、
ｐベースと共通の３層と前記主サイリスタ部分の前記ｎ
エミッタから離れて前記Ｐベース面して設けられたｎエ
ミッタからなる補助サイリスタ部分、この補助サイリス
タ部分をトリガするゲート手段をもち、前記ｎエミッタ
にアノード、主サイリスタ部分のｎエミッタにカソード
、そして補助サイリスタ部分のｎエミッタに補助ゲート
をオーミック接触して具備するいわゆる増幅ゲート形サ
イリスタにおいて、主サイリスタと、これに対向する補
助サイリスタの近傍で主サイリスタ部分のｎエミッタの
一部分と補助サイリスタ部分のｎエミッタの一部分を含
む領域の前記４層、のうち少なくとも前記ｎベース、Ｐ
ベースのライフタイムを上記領域以外の領域のそれより
も長くし、かつ補助サイリスタ部分の上記ライフタイム
の長い領域に含まれるｐベース厚さを他の領域のｐベー
ス厚さより薄くしてなることを特徴とするものである。

〔作用〕

このようにすれば、サイリスタが転流後オフ期間中にお
いて、生サイリスタと補助サイリスタ部近傍の上記ライ
フタイムの長い領域では残留キャリアが多くなっている
ようにすることができる。

そして順電圧が印加されるとこの残留キャリアおよび電
圧上昇率ＣｄＶ八、）による変位電流と、補助サイリス
タ部の薄いＰベース層ではシート抵抗が高いことにより
、この部分で確実にターンオンが始まることになる。こ
の再点弧電流は補助エミッタから補助ゲートに流れるの
で、いわゆる増幅ゲート作用の機能をもたらし、ホット
スポットを防止し、素子破壊を防ぐことができるように
なる。

〔実施例〕

以下、本発明によるサイリスタの一実施例を第１図を用
いて説明する。同図において、ｐ型エミッタ２、Ｎ型ベ
ース３、ｐ型ベース４およびＮ型エミッタ５，１０．１
０’からなる半導体基体１がある。この半導体基体１の
ｐ型エミッタ２面にはアノード６が形成され、その反対
側の面にはカソード７、およびゲート８が形成されてい
る。前記カソード７は平面的に観た場合リング形状をな
すものであり、これに当接する半導体基板面は、前記カ
ソード７と同心的にかつ等間隔に配置された複数（図面
では５個）のＮ型エミッタ５とこれらのＮ型エミッタ５
の間に露呈されるＰ型ベース４となっている。前記ゲー
ト８は前記カソード７の中心部にて露呈されるｐ型ベー
ス４と接続されている。ここまでの構成によって、いわ
ゆる主サイリスタを構成している。

また、前記ゲート８とカソード７との間の領域ハ補助サ
イリスタ形成領域となっており、この領域には前記ゲー
ト８を中心としたリング状の補助ゲート９が形成され、
この補助ゲート９に当接する半導体基板面は、前記補助
ゲート９と同心的にかつ等間隔に配置された複数（図面
では２個）のＮ型エミッタ１０．１０’　とこれらＮ型
エミッタ１０．１０’の間に露呈されるＰ型ベース４と
なっている。ここで前記Ｎ型エミッタ１０．１０’のう
ち主サイリスタ側のＮ型エミッタ１０’は他のＮ型エミ
ッタ１０よりも拡散深さが大となって、これにより、直
下のｐベース４が相対的に薄くなっている。

さらに、前記主サイリスタと補助サイリスタとの間にお
ける領域部においてその層状方向に、他の領域よりもラ
イフタイムの長い領域１４が形成されている。図面では
、主サイリスタのＮ型エミッタ５のうち補助サイリスタ
側に近接する一番目のＮ型エミッタおよび補助サイリス
タのｎ型エミッタ１０′を含む領域にてライフタイムの
長い領域１４を形成している。

このライフタイムの長い領域１４は、この領域にあらか
じめ、たとえばリン、はう素等による選択ゲッタリング
拡散による周知の方法によって形成することができる。

あるいは、該領域以外の領域に、金あるいは白金等のラ
イフタイムキラーをドープする方法、放射線を照射する
方法によって。

相対的にライフタイムの長い領域１４を形成することが
できる。

このような構成とすることによって、ターンオフ期間中
の残留キャリアは、上述したライフタイムの長い領域１
４に、より多く存在しているようにすることができる。

このため、第２図に示すようにターンオフ期間ｔｇより
短い期間ｔ工に急峻な順電圧が印加された場合、残留キ
ャリアの多い前記領域１４でターンオンし易くなる。特
に補助エミッタ１０′の直下のｐ型ベース４は薄く（前
記補助エミッタ１０′が深く拡散されていることから）
形成されていることから、この部分のシート抵抗が高く
なっており、前記補助エミッタ１０′は順バイアスし易
くなる。

このため、再点弧電流１３はまず補助エミッタ１０’　
を通って補助ゲート９を経由し主サイリスタに対するゲ
ートトリガ電流となる。このゲートトリガ電流は、ゲー
ト８に対して通常のゲートトリガ電流を流すことと同様
な増幅ゲート作用をもつものであり、ホットスポットを
防止でき、かつ有効な順回復保護機能を発揮する。

また、このように残留キャリアの多い前記領域１４を補
助サイリスタの領域近傍に設けることは、素子を位相制
御して使用される場合に効果的となる。大口径の素子の
通電期間が短い場合では、通電領域は主サイリスタの部
分全域とならず、ゲート近傍のみとなるからである。し
たがって、残留キャリアはゲート近傍の主サイリスタ部
分に限定されることから、該ゲートから遠い個所にライ
フタイムの長い領域を設けても効果が期待できないこと
になる。

第４図は本発明によるサイリスタの他の実施例を示す構
成図である。第１図と同一符号のものは同一機能を有す
る。本実施例では補助ｎエミッタ１０’直下のｐベース
５を薄くするために補助ｎエミッタ１０′を形成する前
にあらかじめ半導体基体表面に溝１６を設けてその後に
拡散法等により補助ｎエミッタ１０′を形成する。この
構造によっても第１図と同様の作用効果が得られる。

また、第５図は、さらに本発明によるサイリスタの他の
実施例を示す構成図である。カソード側から観たゲート
部分の拡大した平面図を表わすものである。第１図ある
いは第４図と同様にライフタイムの長い領域１４を設け
ることに加えて、補助ｎエミッタ１０′の少くとも１部
分を主サイリスタ部のｎエミッタ５に向けて凸形状１７
の様に突出し、これに対向するｎエミッタ５は凹形状１
８の様に凹ましたことにある。

このような構造とすることによって、素子が転流層のオ
フ期間中に順方向電圧の再印加によりターンオンする際
、主サイリスタ側の残留キャリアをより多く補助ｎエミ
ッタ１７直下のｐベース５に導くことができるのでより
一層効果的となる。

以上説明した実施例では、いわゆるセンタゲート配置の
増幅ゲート構造サイリスタについて説明したものである
が、たとえばいわゆるサイドゲート配置の増幅ゲート構
造のものにおいても適用できることはいうまでもない。

また電気ゲートトリガ方式のサイリスタのみならず光ゲ
ートトリガ方式のサイリスタでも充分本発明を適用可能
であり、同じ効果を奏することができる。

〔発明の効果〕

以上説明したことから明らかなように、本発明によるサ
イリスタによれば、ターンオフタイム規定値以内に順電
圧が再印加されても素子が安全にターンオンすることが
できるようになる。

【図面の簡単な説明】

第１図は本発明によるサイリスタの一実施例を示す構成
図、第２図、第３図はそれぞれ本発明の詳細な説明する
ための特性図および説明図、第４図および第５図はそれ
ぞれ本発明によるサイリスタの他の実施例を示す構成図
である。 ２・・・ｐ型エミッタ、３・・・Ｎ型ベース、４・・・
ｐ型ベース、５・・・Ｎ型エミッタ、６・・・アノード
、７・・・カソード。 ８・・・ゲート、９・・・補助ゲート、１４・・・ライ
フタイムの長い領域。

Claims (1)

1. 【特許請求の範囲】 １、ｐエミッタ、ｎベース、ｐベース、ｎエミッタの順
   次４層からなる主サイリスタ部分、および前記ｐエミッ
   タ、ｎベース、ｐベースと共通の３層と前記主サイリス
   タ部分の前記ｎエミッタから離れて前記ｐベース面して
   設けられたｎエミッタからなる補助サイリスタ部分、こ
   の補助サイリスタ部分をトリガするゲート手段をもち、
   前記ｐエミッタにアノード、主サイリスタ部分のｎエミ
   ッタにカソード、そして補助サイリスタ部分のｎエミッ
   タに補助ゲートをオーミック接触して具備するいわゆる
   増幅ゲート形サイリスタにおいて、主サイリスタと、こ
   れに対向する補助サイリスタの近傍で主サイリスタ部分
   のｎエミッタの一部分と補助サイリスタ部分のｎエミッ
   タの一部分を含む領域の前記４層、のうち少なくとも前
   記ｎベース、ｐベースのライフタイムを上記領域以外の
   領域のそれよりも長くし、かつ補助サイリスタ部分の上
   記ライフタイムの長い領域に含まれるｐベース厚さを他
   の領域のｐベース厚さより薄くしてなることを特徴とす
   るサイリスタ。 ２、請求項１記載において、補助サイリスタ部分の薄い
   ｐベースを、この領域内のｎエミッタを厚くすることに
   よって達成させたサイリスタ。 ３、請求項１記載において、ライフタイムの長い領域内
   の補助サイリスタ部分のｎエミッタの少なくとも一部が
   これに対向する主サイリスタ部分のｎエミッタに向って
   突出した形状をなすとともに、これに対向する前記主サ
   イリスタ部分のｎエミッタが上記突出部に沿って凹んだ
   形状をなすサイリスタ。