JPH01316945A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01316945A
JPH01316945A JP63149514A JP14951488A JPH01316945A JP H01316945 A JPH01316945 A JP H01316945A JP 63149514 A JP63149514 A JP 63149514A JP 14951488 A JP14951488 A JP 14951488A JP H01316945 A JPH01316945 A JP H01316945A
Authority
JP
Japan
Prior art keywords
bonding
wires
package
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63149514A
Other languages
English (en)
Inventor
Nobuo Yamamoto
修生 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63149514A priority Critical patent/JPH01316945A/ja
Publication of JPH01316945A publication Critical patent/JPH01316945A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置に関し、特に−ワイヤボンディン
グの高密度化に伴うワイヤ間の電気的短絡を防止し、同
時にベレット上及び周辺のパッケージ上の汚染を除去す
る半導体装置の構造に関する。
従来の技術 従来技術について図面を参照して説明するに、第３図及
び第４図はそれぞれ従来技術における半導体装置の断面
図及び平面図である。
従来、この種の半導体装置の製造方法は、表面に絶縁性
のない良導電性材料（ＡＩ、＾ｕ、Ｃｕなと）によるボ
ンディングワイヤ１１でペレット１２とパッケージ１３
間をワイヤボンディングし、ワイヤ間の電気的絶縁は、
パッケージ内に封入した気体（Ｎ２などの不活性気体）
中における絶縁耐圧によるものであった。
発明が解決しようとする課題 上述した従来の半導体装置は、ボンディングワイヤ表面
に電気的絶縁性がないために、ワイヤ間の絶縁を不活性
気体中の絶縁耐圧に依存するものであったので、半導体
装置の高集積化、多ピン化に伴い、ワイヤボンディング
の高密度化が進むにつれて、ワイヤ間の電気的絶縁空間
が小さくなり、ワイヤ形状の変化などにより、組み立て
完了後にワイヤ間の電気的短絡事故、又はチップパッド
周辺のシリコン基板にワイヤが接触する事故が発生し易
い欠点があった６ 本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な半導体装置を提供す
ることにある。
発明の従来技術に対する相違点 上述した従来の半導体装置に対し、本発明は、ボンディ
ングワイヤ間の電気的絶縁をパッケージ中に封入した不
活性気体中の絶縁耐圧によるものでなく、ボンディング
ワイヤ表面を酸化膜で覆うことにより、ボンディングワ
イヤ間の接触が生じても、電気的短絡事故が発生しない
。又同時にペレット表面及び周辺のパッケージ上の表面
汚染物質を乾式洗浄できるという特徴を有する。
課題を解決するための手段 上記目的を達成する為に、本発明に係る半導体装置は、
半導体装置において、ボンディングワイヤ（Ａ１）及び
ボンディングパッド（ＡＩ＞表面を酸化膜（Ａｌ２Ｏ２
）で覆うことにより構成される。
即ち、本発明は、酸素（０２）に対する紫外線照射によ
り生成する０、（オゾン）及びＯを含む雰囲気中におい
て、月のボンディングワイヤの酸化を促進させ、表面を
絶縁物である酸化膜（ＡＩ□０３）で覆い、同時に、表
面汚染物質を酸化、もしくは気相化させて除去する乾式
洗浄を行うものである。
又、本発明によれば、グイボンド工程、ワイヤボンディ
ング工程、封入工程を含み、ワイヤボンディング後に酸
素雰囲気中において紫外線を照射することを特徴とする
半導体装置の製造方法が得られる。
実施例 次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
第１図は本発明の一実施例を示す断面図であり、第２図
はその平面図である。
第１図、第２図を参照するに、ボンディングワイヤ１の
表面に酸化膜の絶縁膜を形成する為に、組み立て工程に
おけるワイヤボンディング終了後、酸化（０２）雰囲気
中にパッケージ３を置き、波長１１１４．９〜２５３．
７　ｎｍの紫外線を照射することにより、雰囲気中に酸
素（０２）の同素体、０３（オゾン）及び０を発生させ
、パッケージ３上のボンディングワイヤ１の表面、及び
パッド表面のＡ１を酸化させ、酸化膜（Ａｌ２Ｏ２）を
形成する。又、万一、ワイヤ間に接触が生じた時に、電
気的絶縁を確保する厚さ、０．１μｍ程度の酸化膜（Ａ
１２０３）を成長させる。その時にペレット表面及び周
辺のパッケージ上の表面汚染物質を０３及び０で酸化も
しくは分解させて洗浄することが可能となる。
発明の詳細 な説明したように、本発明によれば、半導体装置の高集
積化に伴い、高密度ボンディングの必要が生じ、ワ・イ
ヤ間の空間が小さくなるボンディングワイヤ表面に、絶
縁膜である酸化膜（ＡＩ□０３）を形成することにより
、ワイヤ間の接触が生じても、電気的短絡が酸化膜によ
り防止される効果が得られ、同時に、ペレット上、及び
周辺のパッケージ上の表面汚染物質を酸化、もしくは気
相化させて除去できる効果がある。
また、気相処理であるために、半導体装置に与える影響
（特性の変化）は極めて小さい。
【図面の簡単な説明】
第１図は本発明に係る半導体装置を示す断面図、第２図
は第１図の平面図、第３１１１は従来の半導体装置を示
す断面図、第４図は第３図の平面図である。 １．１１・・・ボンディングワイヤ、２，１２・・・ペ
レット、３，１３・・・パッケージ、４・・・表面汚染
物質特許出願人　　　日本電気株式会社 代　理　人　　　弁理士　熊谷雄太部 第１図 １３バッグ−ソ 第３図

Claims (1)

    【特許請求の範囲】
  1. 　半導体装置において、ボンディングワイヤ及びボンデ
    ィングパッド表面を酸化膜で覆うことを特徴とする半導
    体装置。
JP63149514A 1988-06-17 1988-06-17 半導体装置 Pending JPH01316945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63149514A JPH01316945A (ja) 1988-06-17 1988-06-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63149514A JPH01316945A (ja) 1988-06-17 1988-06-17 半導体装置

Publications (1)

Publication Number Publication Date
JPH01316945A true JPH01316945A (ja) 1989-12-21

Family

ID=15476806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63149514A Pending JPH01316945A (ja) 1988-06-17 1988-06-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH01316945A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316267A (ja) * 1995-05-17 1996-11-29 Samsung Electron Co Ltd 半導体チップのボンディングパッド保護膜形成方法
US7238076B2 (en) * 2003-03-11 2007-07-03 Sony Corporation Method of assembling light-emitting apparatus
JP2010114880A (ja) * 2008-11-04 2010-05-20 Samsung Electronics Co Ltd 表面弾性波素子、表面弾性波装置、及びこれらの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316267A (ja) * 1995-05-17 1996-11-29 Samsung Electron Co Ltd 半導体チップのボンディングパッド保護膜形成方法
US7238076B2 (en) * 2003-03-11 2007-07-03 Sony Corporation Method of assembling light-emitting apparatus
KR101014148B1 (ko) * 2003-03-11 2011-02-14 소니 주식회사 발광 장치의 조립 방법
JP2010114880A (ja) * 2008-11-04 2010-05-20 Samsung Electronics Co Ltd 表面弾性波素子、表面弾性波装置、及びこれらの製造方法

Similar Documents

Publication Publication Date Title
KR0163526B1 (ko) 자외선/오존을 조사하여 접속패드에 보호막을 형성하는 단계를 포함하는 반도체소자 제조방법
CN1040461A (zh) 电气器件及其利用等离子体加工的制造方法
JPS62128556A (ja) 半導体装置
JPH01316945A (ja) 半導体装置
JPS6119118B2 (ja)
JPS61251154A (ja) 半導体基板に絶縁体充填分離溝を形成する方法
JPH11261031A5 (ja)
US20020003288A1 (en) Semiconductor apparatus and method for manufacturing the same
US3546013A (en) Method of providing protective coverings for semiconductors
KR100393648B1 (ko) 탄탈 산화막의 제조 방법
US3268778A (en) Conductive devices and method for making the same
JPS5910064B2 (ja) 多層配線構造の製造方法
JPS5890755A (ja) 半導体装置
US2846625A (en) Semiconductor device
JPH0611042B2 (ja) 半導体装置の製造方法
JP3091210B2 (ja) 酸化膜の形成方法
JPS5844745A (ja) 半導体装置とその製法
JPH09148326A (ja) 半導体素子およびその製造方法
JP2798088B2 (ja) サージ吸収素子
JP2589854B2 (ja) プログラマブル素子の製造方法
KR100334404B1 (ko) 고온 초전도체 소자의 제조 방법
GB2261548A (en) Crack resistant semiconductor package and method for making
US3866312A (en) Method of contacting semiconductor regions in a semiconductor body
JPH02170420A (ja) 半導体素子の製造方法
KR100286343B1 (ko) 반도체의와이어본딩방법